AD8351
R
F
I / O容性负载
OPHI
25
艾因
INHI
单
结束
50
来源
R1
50
100nF
R
G
INLO
25
100nF
VOCM
AD8351
OPLO 25
AD6645
艾因
VREF
数字
OUT
100nF
图8. ADC驱动应用程序使用单端输入
模拟复用功能
的AD8351可以用作在应用中的模拟多路转换器
其中，理想的是选择多个高速信号。该
当处于禁用状态（ PWUP引脚拉高每个设备的隔离
低）为约60 dBc的为最大输入电平为0.5 V pp的出
到100兆赫。低输出噪声频谱密度允许的
简单的实现如在图9中所描绘PWUP间
脸可以用最标准的逻辑接口，可以轻松驱动。通过
利用一个N位的数字接口，多达N个设备可以被控制。
输出负载效应和噪声需要考虑在使用
大量的输入信号路径。每一个残疾人AD8351预
货物内大约700
负载并联的150
产量
的功能的设备的源阻抗。如由于负载的增加
在加入N个器件，失真性能将下降
由于较重负载。失真小于-70 dBc的更好的可
与多路复用到1 kΩ的负载信号四台设备实现频
quencies高达70兆赫。
第1位
INHI
RGP1
信号
输入1
R
G
RGP2
INLO
OPLO
第2位
INHI
RGP1
信号
输入2
R
G
RGP2
INLO
OPLO
PWUP
OPHI
PWUP
OPHI
n位
数字
接口
输入或输出直接容性负载大于几微微
法拉会导致过多的峰值和/或振荡外
通带。这导致从包装和键合线电感
tance谐振平行的输入/输出电容
该设备和相关联的耦合在内部产生
通过接地电感。对于低电阻性负载或源
阻力，有效Q为低，并有较高的相对电容
tance终端（ S）可以振荡或过之前被允许
峰值出现。这些效果可以通过增加级数来消除
输入电阻（R
IP
）高源极电容，或串联输出
电阻器（R
OP
）为高负载电容。一般小于
25
在所有需要的I / O容性负载大于
2 pF的。较高的C所示，较小的第r寄生抑制
电阻要求。此外，R
IP
还有助于减少低增益
带峰值，特别是轻阻性负载。
C
杂散
C
L
R
L
1k
R
OP
R
IP
R
G
R
OP
AD8351
C
杂散
R
IP
C
L
图10.输入和输出寄生抑制
电阻，R
IP
和R
OP
，用来抑制
容性负载效应
AD8351
由于在R封装的寄生电容
G
港口，高R
G
值（低增益）引起高交流峰值通带内，
导致沉淀在时域差。作为一个例子，
驾驶1 kΩ的负载时，使用25
对于R
IP
降低了峰值
靠 7分贝的R
G
等于200
(A
V
= 10 dB为单位） （参见图11）。
AD8351
MUX
产量
负载
n位
INHI
RGP1
信号
输入N
R
G
RGP2
INLO
OPLO
PWUP
OPHI
AD8351
图9.使用一些AD8351s形成
N通道模拟多路复用器
图11.降低增益峰值与寄生虫
抑制电阻器（R
IP
= 25
, R
L
= 1 k
)
–12–
版本B
