AD8151
7
UPDATE RESET
7
7
D[0:6]
7
7
7
7
0
1
2
0
1
2
7
7
7
至17日33
开关
矩阵
33
7
7
7
33
33
控制引脚说明
A [ 4 ： 0 ]输入
输出地址引脚。编码的地址施加到所述二值
这些网络已经输入引脚决定17中的哪一个
输出是被编程（或正在读回） 。最
显着的一点是A4 。
D [ 6 ： 0 ]输入/输出
7
7
16
等级1
16
等级2
7
7
33
7位17行
锁存器
1 33
解码器
WE
输入CON组fi guration数据引脚。在写入模式，二进制编码
施加到引脚上的数据D [ 6：0]确定其中33输入中的一个是
被连接到输出特定网络连接编用A [4： 0]引脚。
最显着的一点是D5 ，和最显着的一点是
D0 。 D6位被使能位，设置特定网络版输出显
最终对来启用状态，如果D6为逻辑高电平或禁用
到一个高阻抗状态，如果D6的是逻辑低电平。
在回读模式中，标签D [ 6：0]是低阻抗输出indi-
一条提示存储在所述第二级的输出的数据字
特定网络版与A [ 4 ： 0 ]引脚。回读驱动器设计
开车只接高阻抗，因此外部驱动
到D [6：0 ]应该在回读模式下被禁用。
1第17解码器
A[0:4]
RE
WE
输入
图8.控制接口（简化的原理图）
AD8151控制接口
的AD8151控制接口接收并存储所需的
连接矩阵的33输入和17个输出信号对。
该接口由17排双列7位锁存器，
1行的每个输出端。存储在每7位数据字
这些锁存器的指示，其中的33个输入（如果有的话）的
输出将被连接。
一次一个输出可通过寻址的被预编程
输出和所需的连接数据写入到第一个网络连接
排名锁存器。这个过程可以重复，直到每个
所需的输出变化已经被预先设定。所有输出
连接就可以在一次通过传递程序
从网络连接第一个秩锁存到第二级的数据。该
输出连接总是反映编程到数据
锁存器的第二级，并没有改变，直到网络连接第一个排名
数据被传递到第二级。
如果有必要对系统VERI音响阳离子，在第二列中的数据
锁存器可以读取从所述控制接口背面。
在任何时候，一个复位脉冲可施加到控制接口
在全球范围内重新设置相应的第二位数据位，禁用
所有17个信号输出对。此功能可用于避免
输出的总线争用系统启动。的内容
科幻RST排名保持不变。
控制接口引脚通过逻辑电平翻译连接
器。这些转换器允许编程和回读
使用逻辑电平的那些在不同的控制界面
信号矩阵。
为了便于多个芯片上地址解码，有一个
片选引脚。所有的逻辑信号，除了复位脉冲将被忽略
除非片选引脚有效。片选引脚禁用
仅在控制逻辑接口，并且不改变操作
化的信号矩阵。片选引脚不开机
下任何锁存器，所以在闩锁编程的任何数据
被保留。
所有的控制引脚电平敏感，不是边沿触发。
第一等级写使能。强制该引脚为逻辑低电平使
在管脚上的数据D [ 6：0]被存储在所述网络连接第一个级锁存为
输出特定网络版由引脚A [ 4 ： 0 ] 。该
WE
引脚必须归还
到逻辑高状态之后的写入周期，以避免覆盖
在网络连接第一个排名数据。
更新
输入
第二位写使能。强制该引脚为逻辑低电平使
存储在全部17网络连接第一个等级的数据锁存器传送到
第二级锁存器。信号连接矩阵将重现
编程时的第二级数据被改变。这是一个全局
针，将全部17行数据一次。这是没有必要
编程的地址引脚。但是应当注意的是，后初始
电设备，在连接第一个排名数据理解过程把网络定义。它可能
希望在执行之前，所有的预编程输出17
在网络连接第一个更新周期。
RE
输入
排名第二的读使能。强制该引脚为逻辑低电平启用
在双向D中的输出驱动器[6： 0]引脚，进入
操作回读模式。通过用选择输出地址
在A [4 ：0]引脚，并迫使
RE
为逻辑低电平时， 7位数据
存储在第二级锁存器为输出地址是
写入到D [6： 0]引脚。数据不能被写入到D [6：0 ]
外部引脚，而在回读模式。该
RE
和
WE
引脚
不是排他性的，并且可以在同一时间可以使用的，但数据
不应该被写入到D [6：0 ]从外部源销
而在回读模式。
CS
输入
片选。该引脚必须强制为逻辑低电平，从而
编程或从逻辑接口接收的数据，与
例外的
RESET
销，如下所述。该引脚有
上的信号对并没有效果不改变任何的存储
控制数据。
RESET
输入
全球输出禁用引脚。强迫
RESET
引脚为逻辑
低电平复位使能位， D6 ，在所有17个第二位
锁存的不管任何其它管脚的状态。这具有这样的
立即停用在17的输出信号对效果
–16–
第0版
