AD7940
例如，如果在ADSP- 2189有一个20MHz的晶体，使得
它具有40 MHz的主时钟频率，主循环
时间是25毫微秒。如果SCLKDIV寄存器装入的
值如图7所示，然后2.5 MHz的信号SCLK获得， 16主
时钟周期会经过每1个SCLK周期。根据
所选的通过速率，如果加载定时器寄存器
同的值803 （ 803 + 1 = 804 ），那么50.25个SCLK将发生
中断之间并随后发送指令之间
系统蒸发散。这种情况将导致自nonequidistant采样
发送指令时发生在SCLK的边缘。如果数
中断之间的SCLK周期为N的所有整数的数字，然后equi-
遥远的采样将通过DSP来实现。
AD7940 TO DSP563xx产品
在图23的连接图显示了AD7940
可连接的ESSI （同步串行接口）
该DSP - 563xx系列摩托罗拉的DSP 。每个ESSI （ 2
在船上）在同步模式（ CRB SYN位操作=
1 ）与内部产生的1位时钟周期的帧同步
Tx和Rx （位FSL1 = 0和FSL0 = 0在CRB） 。正常
选择通过使MOD = 0时，在该ESSI的操作
CRB 。通过设置位WL1 = 1， WL 0设字长为16
= 0中的CRA 。在CRB FSP的位应该被置为1，即
帧同步是负的。但是应当注意的是，对于信号
处理应用程序，是非常重要的框架同步的
从DSP - 563xx nization信号提供等距离
取样。
在图23所示的例子中，在串行时钟取自
该ESSI所以SCK0引脚必须置为输出， SCKD = 1 。
AD7940*
SCLK
DOUT
CS
DSP-563xx*
SCK
SRD
性病
03305-0-016
为清楚起见省略*额外的引脚
图23.接口向DSP - 563xx
第0版|第18页20
