AD73311L
附录E
DAC时序控制示例
SE
该AD73311的DAC是DAC寄存器的内容加载
之前在ADC寄存器的内容被加载到串行
注册（ SDOFS要高） 。此默认DAC的负载位置
能及时推进早期会出现对于SDOFS
要高。图39示出了ADC卸载的一个例子和
DAC装载顺序。在时间t
1
该SDOFS升高到指示
一个新的ADC词已准备就绪。继SDOFS脉冲，
ADC数据的16位同步输出SDO在随后的
16个SCLK周期FI精轧在时间t
2
其中DSP的SPORT
将所获得的16位字。 DSP可处理此
信息，并生成一个DAC字被发送到的AD73311 。
时间T
3
马克发送的序列的开头
DAC字的AD73311 。在时间t时该序列结束
4
其中DAC寄存器将从16位中更新
AD73311的串行寄存器。但是，DAC的将不被更新
从DAC寄存器中，直到时间t
5
，这可能不是可接受的
某些应用程序。为了降低该延迟，并加载
DAC在时间t
6
时，DAC寄存器事先可以进行编程
对应于所需要的时间提前量的合适的设置（参照
表八为DAC时序控制设置的详细信息） 。
SCLK
SDOFS
SDO
ADC
字
SDIFS
SDI
DAC
字
DAC
注册
更新
DAC LOAD
来自DAC
注册
t
1
t
2
t
3
t
4
t
6
t
5
图39. DAC时序控制
外形尺寸
尺寸以英寸（毫米）所示。
20引脚小外形集成电路（ R- 20 ）
0.5118 (13.00)
0.4961 (12.60)
20
11
1
10
销1
0.1043 (2.65)
0.0926 (2.35)
0.4193 (10.65)
0.3937 (10.00)
0.2992 (7.60)
0.2914 (7.40)
0.0291 (0.74)
0.0098 (0.25)
45
0.0118 (0.30)
0.0040 (0.10)
8
0.0500 0.0192 (0.49)
0
座位0.0125 （ 0.32 ）
(1.27) 0.0138 (0.35)
飞机
BSC
0.0091 (0.23)
0.0500 (1.27)
0.0157 (0.40)
20引脚小外形集成电路（ RS - 20 ）
0.295 (7.50)
0.271 (6.90)
20引脚超薄紧缩小外形集成电路（ RU- 20 ）
0.260 (6.60)
0.252 (6.40)
20
11
20
11
0.311 (7.9)
0.301 (7.64)
0.212 (5.38)
0.205 (5.21)
0.177 (4.50)
0.169 (4.30)
0.256 (6.50)
0.246 (6.25)
1
10
1
10
销1
0.078 （ 1.98 ） PIN 1
0.068 (1.73)
0.07 (1.78)
0.066 (1.67)
0.006 (0.15)
0.002 (0.05)
0.0433 (1.10)
最大
0.008 (0.203)
0.002 (0.050)
0.0256
(0.65)
BSC
座位0.009 （ 0.229 ）
飞机
0.005 (0.127)
8
0
0.037 (0.94)
0.022 (0.559)
座位
飞机
0.0256 (0.65) 0.0118 (0.30)
BSC
0.0075 (0.19)
0.0079 (0.20)
0.0035 (0.090)
8
0
0.028 (0.70)
0.020 (0.50)
–36–
REV 。一
美国印刷
C00689a - 2.5-8 / 00 （修订版A）
