AD7322
当ADC启动转换（图5） ，SW2将打开
与SW1将移动到位置B ，使比较器
变得不平衡。控制逻辑和电荷
再分配DAC用于加减固定金额
电荷从采样电容阵列以使
比较器恢复到平衡状态。当
比较器重新平衡后，转换完成。该
控制逻辑产生ADC输出码。
电容式
DAC
控制
逻辑
初步的技术数据
表6. LSB大小为每个模拟输入范围
输入范围
±10V
±5V
±2.5V
0至10V
满量程/ 4096
20V/4096
10V/4096
5V/4096
10V/4096
LSB大小
4.882毫伏
2.441毫伏
1.22毫伏
2.441毫伏
Vin0
B
一SW1
AGND
CS
SW2
比较
图5. ADC转换阶段（单端）
对于AD7322时，三三两两的理想传输特性
补充编码被选择显示在图8中，与
理想的传输特性为AD7322时，直
二进制编码被选择时，如图9所示。
ADC CODE
图6示出了在差分配置
采集阶段。对于转换阶段， SW3将打开，
SW1和SW2将移动到位置B ，见图7。输出
驱动VIN +和VIN-引脚的源阻抗必须
匹配;否则两个输入将具有不同的沉降
倍，从而产生误差。
电容式
DAC
控制
逻辑
011...111
011...110
000...001
000...000
111...111
VIN +
VIN-
B
一SW1
一个SW2
CS
SW3
比较
100...010
100...001
100...000
-
FSR / 2 + 1LSB
VREF - 1 LSB
+ FSR / 2 - 1 LSB
模拟量输入
CS
B
VREF
图8.二进制补码传输特性（双极性范围）
电容式
DAC
111...111
111...110
在采集阶段图6. ADC差分配置
ADC CODE
电容式
DAC
控制
逻辑
VIN +
VIN-
B
一SW1
一个SW2
CS
SW3
比较
111...000
011...111
CS
B
VREF
电容式
DAC
000...010
000...001
000...000
1LSB
-FSR/2
FSR / 2 -1LSB
模拟量输入
在转换阶段图7. ADC差分配置
图9.标准二进制传输特性（双极性范围）
输出编码
的AD7322默认输出编码被设置为2的补数。
输出的编码是通过在所述编码比特受控
控制寄存器。要改变输出编码，直
二进制编码的控制寄存器的位编码必须是
设置的。当顺序模式的输出编码操作
序列中的每个信道将所述值写入到
最后写入控制寄存器中的编码位。
传递函数
所设计的代码转换发生在连续的整数LSB
值（即， 1个LSB ， 2 LSB的顺序，等等） 。 LSB大小取决于
模拟输入范围内选择。
模拟量输入
在AD7322的模拟输入可以被配置为单
通过控制端，真差分或伪差分
注册模式位，如图
表9
该寄存器部。
在AD7322可以接受真双极性输入信号。上电
了模拟输入将作为2路单端模拟
输入通道。如果真差分或伪差分是
需要，在写控制寄存器必须改变
上电后此配置。
图10示出的等效模拟输入电路的
AD7322在单端模式。图11示出了等效
模拟输入结构在差分模式。两个二极管
提供模拟输入的ESD保护。
牧师上一页|第10页18
