ACTS74MS

工作原理图

S

4(10)

CL

P

N

CL

D

2(12)

P

N

CL

CL

P

N

R

1(13)

Cp

3(11)

CL

CL

CL

CL

CL

P

N

CL

Q

6(8)

Q

5(9)

真值表

输入

SET

L

H

L

H

H

H

RESET

H

L

L

H

H

H

L

CP

X

X

X

D

X

X

X

H

L

X

输出

Q

H

L

Q

L

H

H（注2 ）H （注2 ）

H

L

Q0

L

H

Q0

H =高电平（稳态）

L =低电平（稳态）

注意事项：

X =无关

=转变，从低到

高层

1. Q0 = Q的指示输入条件之前的水平进行了第ES

tablished 。

2.此配置非稳恒，也就是说，它不会持续，当集

和复位输入返回为无效（高）级。

Intersil所有半导体产品的制造，组装和测试下

ISO9000

质量体系CERTI网络阳离子。

Intersil的产品仅出售描述。 Intersil公司保留更改电路设计和/或规格在任何时间，恕不另行通知。

因此，告诫读者，以验证数据表之前订货电流。 Intersil提供的信息被认为是准确和可靠

能。然而，承担任何责任由Intersil或其子公司供其使用;也不对第三方专利或其他权利的任何侵犯其可能

导致其使用。没有获发牌照以暗示或以其他方式Intersil公司或其子公司的任何专利或专利权。

关于Intersil公司及其产品的信息，请参阅网站

http://www.intersil.com

规格编号

2

518787