93AA66A / B / C ， 93LC66A / B / C ， 93C66A / B / C
2.4
抹去
该
抹去
指令强制试样的所有数据位
田间地址到逻辑“1”状态。 CS为低电平
最后一个地址位的加载。这种下降
CS引脚的触发自定时编程
铭周期，除了在“ 93℃ ”的设备，其中上涨
CLK的上升沿之前的最后一个地址位启动
写周期。
DO引脚指示的就绪/忙状态
设备如果CS引脚在至少保持了250 ns后所带来的高
低（T
CSL
） 。 DO引脚为逻辑“0”表示编程
仍在进行中。 DO引脚为逻辑“1”表示该
注册在指定的地址已被删除，
该设备已准备好执行下一条指令。
注意：
发送一个起始位，再把CS为低电平
将清除从READY / BUSY状态
DO 。
图2-1：
CS
ERASE时序93AA和93LC器件
T
CSL
检查状态
CLK
DI
1
1
1
A
N
A
N
-1
A
N
-2
A0
T
SV
T
CZ
准备
高-Z
T
WC
DO
高-Z
忙
图2-2：
CS
ERASE时序93C器件
T
CSL
检查状态
CLK
DI
1
1
1
A
N
A
N
-1
A
N
-2
A0
T
SV
T
CZ
准备
高-Z
T
WC
DO
高-Z
忙
DS21795B第6页
2003 Microchip的技术公司
