TLV5624
2.7 V至5.5 V低功耗的8位数字至模拟
转换器，具有内部基准和掉电
SLAS235 - 1999年7月
数字输入的时序要求
民
TSU （ CS -FS ）
TSU （ FS -CK ）
tsu(C16-FS)
tsu(C16-CS)
亿千瓦时
TWL
TSU （ D）
日（ D）
太瓦时（ FS ）
建立时间， FS下降沿之前CS为低电平
建立时间，低FS首次出现负SCLK上升沿之前
建立时间，之后FS低哪个位D0 16日负SCLK上升沿之前上涨采样
FS的边缘
建立时间，第16 SCLK上升沿（ D0采样首次正面之后）之前CS上升
边缘。如果FS是用来代替第16正边沿更新的DAC ，那么之间设置时间
FS上升沿与CS上升沿。
SCLK脉冲宽度高
SCLK脉冲宽度低
建立时间，数据准备SCLK下降沿之前
保持时间，保持数据的有效SCLK下降沿后缘
FS脉冲宽度高
10
8
10
喃
最大
单位
ns
ns
ns
10
25
25
8
5
25
ns
ns
ns
ns
ns
ns
参数测量信息
TWL
亿千瓦时
SCLK
X
1
TSU （ D）
日（ D）
2
3
4
5 15
16
X
DIN
X
D15
D14
D13
D12
D1
D0
X
tsu(C16-CS)
TSU （ CS -FS ）
CS
太瓦时（ FS ）
TSU （ FS -CK ）
tsu(C16-FS)
FS
图1.时序图
6
邮政信箱655303
达拉斯，德克萨斯州75265
