TS80C51RA2/RD2
TS83C51RB2/RC2/RD2
TS87C51RB2/RC2/RD2
用于定时目的端口引脚不再浮动时，负载电压为100 mV发生变化，并开始
浮动时，从装载V 100 mV的变化
OH
/V
OL
级别发生。我
OL
/I
OH
≥ ±
20mA.
15年5月10日。时钟波形
有效在正常时钟模式。在X2模式XTAL2信号必须改为XTAL2除以二。
国内
时钟
XTAL2
ALE
外部程序存储器取
PSEN
P0
数据
采样
STATE4
P1
P2
STATE5
P1
P2
STATE6
P1
P2
STATE1
P1
P2
STATE2
P1
P2
STATE3
P1
P2
STATE4
P1
P2
STATE5
P1
P2
这些信号不的过程中活化
执行MOVX指令
PCL OUT
数据
采样
PCL OUT
数据
采样
PCL OUT
FL燕麦
P2（ EXT）
读周期
RD
FL燕麦
即表示地址跃迁
FL燕麦
PCL OUT （如果程序
MEMORY是外部的）
P0
DPL或RT OUT
FL燕麦
P2
写周期
WR
P0
DPL或RT OUT
数据输出
P2
港口经营
旧数据
P0引脚SAMPLED
MOV DEST P0
MOV DEST端口（P1， P2，P3）
（含INT0 ， INT1 ， TO ， T1 ）
串口移位时钟
TXD （ MODE 0 ）
P1，P2， P3的引脚SAMPLED
P1，P2， P3的引脚SAMPLED
新资料
P0引脚SAMPLED
即表示DPH或P2 SFR将PCH过渡
即表示DPH或P2 SFR将PCH过渡
PCL OUT （即使程序
内存为内部）
PCL OUT （如果程序
MEMORY是外部的）
RXD SAMPLED
RXD SAMPLED
图33.时钟波形
此图表明，当信号被内部时钟源。所花费的时间的信号传播到引脚，
然而，范围从25到125纳秒。该传播延迟取决于变量，例如温度和销
装载。传播也各不相同，从输出到输出和组件。通常情况下，虽然（T
A
= 25 ℃，满载时）
RD和WR传播延迟大约为50ns 。其他信号通常是85纳秒。传播延迟
在AC规格中。
72
版本C - 2001年3月6日
