位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第169页 > OR4E02-1BA352C > OR4E02-1BA352C PDF资料 > OR4E02-1BA352C PDF资料2第38页
ORCA
4系列的FPGA
数据表
， 2002年11月
总线保持
每个PIO可与KEEPERMODE被编程
功能。此元素是用户可编程的总线保持
要求。这种模式保留的最后已知状态
巴士当公交车进入三态。它可以防止FL oat-
荷兰国际集团公共汽车和节省系统功耗。
PIO下行链路/上行链路（移位寄存器）
每个组的4个PIO在PIC中可使用的
输入/输出移位寄存器，如图24，这
功能允许高速输入数据被划分
向下通过1/2或1/4 ，输出数据可以通过相乘
2倍或4倍的内部速度。输入和输出
移位寄存器可以被编程在所述操作
同时，由同一时钟来控制和
控制信号。
用于输入变速模式，从INDD数据从PIO
被连接到输入移位寄存器。该输入数据是
分压，并通过驱动到路由
INSH节点。对于输出模式转变，从数据
OUTSH节点被从内部路由驱动和
连接到输出移位寄存器。该输出数据是
相乘并驱动到OUTDD信号上的
PIO的。
在2个输出模式或输入模式中，两个4个I / O的
一个PIC可以用移位寄存器。而在4x模式，
只有一个I / O可以用移位寄存器。这也
意味着所有的差分I / O的一个系列4设备上可以
使用2个移位寄存器模式，但4x模式是唯一可用
能的一半，差分I / O的。
在4x模式下的输入，所有的INSH节点使用，而2倍
模式使用INSH4和INSH3一个移位寄存器和
INSH2和INSH1的第二移位寄存器。西米
larly ，在4x模式下的输出移位寄存器使用的所有
OUTSH信号。 OUTSH2和OUTSH1用于
2个输出模式一个移位寄存器和OUTSH4和
OUTSH3被用于其它输出的移位寄存器。
可编程输入/输出单元格
（续）
高速存储器接口
PIO功能允许高速接口与外部
SRAM和/或DRAM器件。 4系列I / O相遇
200兆赫
ZBT
之间进行切换时要求
读写周期。
ZBT
可100 ％使用公交车
背到背中循环的读/写和读/写
周期。总线然而这最大程度地利用
提高了总线争用的可能性时间
面对设备试图驱动总线逻辑相反
值。该LVTTL I / O直接与商业用接口
CIAL
ZBT
SRAM的信号，并允许通用性
方案6毫安FPGA驱动优势
24毫安。
DDR允许数据被读出双方的上升和
在时钟的下降沿，带来两倍频带 -
宽度。 DDR的两倍，从SDRAM的内存速度
或SRAM ，而无需增加时钟频率
昆西。该条例的灵活性允许至少
每秒的性能156兆赫/ 312 Mbits的使用
SSTL的4系列器件的I / O或HSTL I / O功能。
高速网络接口
4系列器件支持使用多种I / O标准
联网。这两个例子是XGMII标
准为10千兆以太网（ HSTL或SSTL的I / O ）和SPI-4
标准对各种10 Gb / s的网络接口
（LVDS I / O的） 。既作为一个点对点链路
被转发计时装置和发射之间
在两个时钟边沿（ DDR ）的数据。在XGMII接口
36位宽数据每溢流方向和SPI- 4
接口是一个16位接口。在XGMII特定网络阳离子
为156兆赫/ 312兆比特/秒和SPI-4特定网络连接的阳离子是
可以得到满足为325兆赫/ 650兆比特/秒。更多信息
如何使用
ORCA
对于这些应用，可以发现
在相关的应用笔记。
38
莱迪思半导体公司
