位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第4页 > XC3164A-09PQ160C > XC3164A-09PQ160C PDF资料 > XC3164A-09PQ160C PDF资料1第17页
R
XC3000系列现场可编程门阵列
CON组fi guration
初始化阶段
内部上电复位电路被触发时，电源
被施加。当V
CC
达到在该部分的电压
FPGA器件的开始操作（通常为2.5 3 V ） ，
的可编程I / O输出缓冲器三态和一个
高阻抗上拉电阻被设置为用户
I / O引脚。超时延时启动，使电源
电源电压达到稳定状态。在此期间，在掉电
模式被抑制。初始化状态超时（约11
至33毫秒）由一个14位的计数器由一个从动确定
自身产生的内部定时器。这种标称1 - MHz的定时器
受变化与工艺，温度和电源
供应量。如图
表1
5配置模式
选择可通过输入电平来确定
3模式引脚; M0，M1和M2 。
表1 ：配置模式的选择
M0 M1 M2 CCLK
0
0
0输出
0
0
1输出
0
1
0 —
0
1
1输出
1
0
0 —
1
0
1输出
1
1
0 —
1
1
1输入
模式
主
主
版权所有
主
版权所有
外设
版权所有
SLAVE
数据
位串行
字节宽的地址。 = 0000了
—
字节宽的地址。 = FFFF下来
—
字节宽
—
位串行
在主配置模式，该设备将成为
源配置时钟（ CCLK ）的。年初
使用外围设备或从设备的配置
模式必须延迟足够长的时间对他们的初始化
要完成。用模式下，行选择的FPGA
主配置模式，扩展了其初始状态
用4倍的延迟（43到130毫秒） ，以确保所有
菊花链从设备，它可以驱动，将
做好准备，即使主人是非常快的，和从（S ）
很慢。
图20
显示了状态序列。在最后
初始化后，器件进入清除状态时
清除配置存储器中。低电平有效，
漏极开路初始化信号INIT表示Ini-时
tialization和清除状态是完整的。该FPGA测试
对于没有外部低电平有效复位的前
使模线的最终样品，并进入CON-
成形的状态。外接线与一个或一个以上的INIT
销可用于通过的断言，以控制配置
主模式的设备或者是低电平有效复位，以显
最终的FPGA是尚未初始化的处理器。
如果配置已经开始，重新复位断言为一个
至少有三个内部定时器周期将被确认
和FPGA将启动一个异常中止，返回到清除
国家清除部分加载配置存储器
话。该FPGA然后重新采样RESET和模式
重新进入配置状态前行。
在配置方面， XC3000A ， XC3000L ， XC3100A ，
和XC3100L设备检查用于中止的比特流格式
位在相应的位置上。任何错误终止
配置和拉INIT低。
7
所有用户I / O引脚三态高阻抗上拉， HDC =高， LDC =低
INIT输出=低
PWRDWN
待用
掉电
没有HDC ，最不发达国家
或上拉
初始化
POWER- ON
延时
有效复位
PWRDWN
活跃
明确
CON组fi guration
内存
RESET
活跃
No
TEST
模式引脚
CON组fi guration
编程模式
启动
操作
模式
低DONE /程序并重新
有效复位
操作上
用户逻辑
明确的是
200次为XC3020A -130 400
s
250次循环的XC3030A -165 500
s
290周期为XC3042A -195 580
s
330周期为XC3064A -220 660
s
375周期为XC3090A -250 750
s
上电延时是
2
14
周期非主控模式下， 11到33毫秒
2
16
周期主模式， 43至130毫秒
X3399
图20 ：用于启动和重新编程配置过程的状态图。
1998年11月9日（版本3.1 ）
7-19
