引脚说明
（续）
B14
B15
TS3
RDRDY
定时器同步输出
阅读READY输出， UPI模式
当访问外部存储器4位端口B的
其使用如下
地址锁存使能输出
写输出
高字节使能输出输入
（采样复位）
B15
RD
读取输出
端口I是可以被理解为一般的8位输入端口
目的输入和还用于下述功能
I0
I1
NMI
不可屏蔽中断输入
I2
INT2
可屏蔽中断输入捕捉URD
I3
INT3
可屏蔽中断输入捕捉UWR
I4
INT4
可屏蔽中断输入捕捉
I5
SI
MICROWIRE PLUS数据输入
I6
RDX
UART数据输入
I7
端口D是可以被用作普通的8位输入端口
通用数字量输入
口P是可被用作一般的4位输出端口
目的数据或者选择由定时器4进行控制
通过以生成频率占空比7和
脉宽调制输出
电源引脚
V
CC1
和
V
CC2
正电源。
GND
地面的片内逻辑
DGND
接地输出缓冲器
记
有两个电连接V
CC
在芯片GND引脚和
DGND是电隔离的两个V
CC
引脚和两个接地引脚
必须使用
RDY有HLD通过软件位选择它的EI两个用途
THER就绪输入到扩展总线周期为
较慢的回忆或保持请求输入到放
在用于DMA陈建高阻抗状态的总线
姿势
NC
EXM
EI
（无连接）没有任何连接到这个
针
外部存储器使能（高电平有效）禁用
内部ROM中，并将其映射到外部存储器
外
打断
同
向量
地址
FFF1 FFF0 （上升沿下降沿或前高后低列弗
埃尔敏感）或者可以被配置为
第4个输入捕获
外部中断在内部用逻辑或运算
用向量地址的UART中断
FFF3 FFF2 （低电平有效）
B10
B11
B12
ALE
WR
HBE
EXUI
连接图
塑料和陶瓷引线芯片载体
时钟引脚
长江基建
该芯片系统时钟输入
CKO
该芯片的系统时钟输出（ CKI反转）
销CKI和CKO通过一个外部通常连接
水晶
CK2
时钟输出（ CKI除以2 ）
其它引脚
WO
这是一个低电平有效的漏极开路输出显
的NAL了非法的情况已被检测到的
看门狗逻辑
ST1
总线周期状态输出指示第一个操作码
取
ST2
总线周期状态输出指示机
州（跳过中断和第一个指令周期）
RESET
是低电平有效的输入，它迫使芯片重新
启动，并设置在一个三态模式中，端口
TL DD 8801 - 11
顶视图
见NS包装数EL68A或V68A
参见第选型订购信息
12
