AC电气规格
测试条件V
CC
e
4 5V和5 5V （除非另有说明） （注1 ）
符号
参数
条件
SBGRP 9
a
25 C
SBGRP 10
a
125 C
最大
20
SBGRP 11
b
55 C
民
2
50
100
41
18
100
1 25
25
55
20
140
60
85
85
20
45
160
20
145
75
85
20
45
160
20
145
75
0
60
85
85
20
45
160
20
145
75
20
140
0
60
85
1 25
25
55
最大
20
兆赫
ns
ns
ns
ns
ns
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（注5 ）
（注5 ）
（注5 ）
（注6 ）
（注6 ）
（注5 ）
（注6 ）
（注5 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
（注6 ）
单位
笔记
MIN MAX MIN
f
C
e
长江基建频率
t
CI
e
1 FC
t
C
e
2 FC
t
LL
e
t
ST
e
t
C
b
9
t
C
b
7
工作频率
时钟周期
定时周期
ALE脉冲宽度
地址有效到
ALE下降沿
等待状态周期
外部MICROWIRE PLUS
CLK输入频率
外部UART
时钟输入频率
CK2延迟从CK1
t
C
b
5
ALE下降沿
为RD下降沿
RD脉冲宽度
数据保持后
RD的上升沿
RD下降沿到
数据在有效
RD上升沿
地址有效
从地址保持
ALE下降沿
ALE后沿
到WR下降沿
WR脉冲宽度
数据保持后
尾随WR边缘
数据有效之前
WR的上升沿
20
140
0
2
50
100
41
18
100
1 25
25
55
20
2
50
100
41
18
100
t
等待
e
t
C
e
WS
FMW
e
0 0625 f
C
f
U
e
0 125 f
C
t
DCIC2
t
ARR
e
t
RW
e
t
C
a
WS
b
10
t
DR
e
3 4 t
C
b
15
t
RD
e
t
C
a
WS
b
65
t
RDA
e
t
C
b
15
t
VP
e
t
ARW
e
t
WW
e
t
HW
e
t
V
e
t
DAR
e
t
C
b
5
t
C
b
5
t
C
a
WS
b
15
t
C
b
5
t
C
a
WS
b
5
t
C
a
WS
b
ALE的50下降沿
到RDY的下降沿
10
