存储器IC
框图
A0
BR24L04 -W / BR24L04F -W / BR24L04FJ -W
BR24L04FV -W / BR24L04FVM -W
1
9bit
4k位EEPROM阵列
8bit
9bits
奴字
地址寄存器
停止
8
V
CC
A1
2
地址
解码器
数据
注册
7
WP
A2
3
开始
控制逻辑
确认
6
SCL
GND
4
高压发生器
VCC电平检测
5
SDA
图2框图
引脚配置
V
CC
WP
SCL
SDA
8
7
6
5
BR24L04-W
BR24L04F-W
BR24L04FJ-W
BR24L04FV-W
BR24L04FVM-W
1
A0
2
A1
3
A2
4
GND
图3引脚布局
引脚名称
引脚名称
V
CC
GND
A0
A1, A2
SCL
SDA
I / O
IN
IN
输入/输出
IN
电源
地（ 0V ）
停止使用
功能
从站地址设置
串行时钟输入
从和字地址，
串行数据输入端，串行数据输出
写保护输入
1
WP
1
一个开漏输出，需要一个上拉电阻。
4/25
