飞利浦半导体
产品speci fi cation
丕总线收发器
74F776
功能表
输入
An
H
L
X
–
–
–
–
H
L
X
–
–
–
–
H
L
X
–
–
–
–
BN *
X
X
X
–
H
L
–
X
X
X
H
L
H
L
X
X
X
H
L
H
L
LE
L
L
H
L
H
H
H
L
L
H
L
L
H
H
L
L
H
L
L
H
H
OEA
L
L
L
H
H
H
H
L
L
L
H
H
H
H
L
L
L
H
H
H
H
OEB0
L
L
L
L
L
L
L
H
H
H
H
H
H
H
X
X
X
X
X
X
X
OEB1
L
L
L
L
L
L
L
X
X
X
X
X
X
X
H
H
H
H
H
H
H
LATCH
状态
H
L
Qn
(1)
H (2)
H (2)
Qn
H
L
Qn
H
L
Qn
Qn
H
L
Qn
H
L
Qn
Qn
输出
An
Z
Z
Z
(1)
H
L
Qn
Z
Z
Z
H
L
H
L
Z
Z
Z
H
L
H
L
Bn
Z
L
Qn
(1)
Z(2)
Z(2)
Qn
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
Z
B 3 -状态，数据从B到A
B和A 3态
B 3 -状态，数据从B到A
B和A 3态
锁存状态A和B
三态，数据锁存到B
反馈： A到B ， B到A
从B预处理锁存使数据传输到
三态，数据从A到B
经营模式
注释功能表
H =高电压等级
L =低电压等级
X =无关
- =不输入外部驱动
Z =高阻抗“关闭”状态
Q
n
=高或者前低到高LE过渡低压一级建立时间。
（ 1 ） =条件将导致一个反馈回路的路径：从A到B和B到A.
（ 2 ）=锁存器必须进行预处理，使得B输入端可承担高或低的水平，而OEB0和OEB1低， LE为高。
B * =预防应采取以确保B输入不浮动。如果他们这样做，他们都等于低电平状态。
1990年12月19日
5
