ICS309
S
ERIAL
P
ROGRAMMABLE
T
RIPLE
PLL SS V
ERSA
C
LOCK
S
YNTHESIZER
配置ICS309
初始状态： ICS309可以被配置为具有多达9个频率输出，利用该4片上
PLL和扩频电路。编程的，该部分具有下面的输出，相关的
参考输入时钟：
默认的输出
产量
时钟1 - 9 （引脚4 ， 7-14）
频率
参考输出
频闪引脚必须有外部250千欧的上拉电阻acheive初始状态。
输入晶体范围为ICS309为5MHz至27MHz的。
该ICS309可以被编程来设置输出功能和频率。所产生的160位数据
在VersaClock
TM
软件都写在DATA引脚顺序如下： MSB （最左边的位）第一位。
由于展会在图2中，在这160位被移入ICS309 ，以高频闪会发送此
数据的内部锁存器和CLK输出将在10毫秒内锁定。
注意：
STROBE利用了设置在高态时锁存的透明锁存器。如果选通脉冲在高
国家和SCLK信号，数据直接主频的内部锁存器和输出条件
发生相应的变化。虽然这不会损坏ICS309 ，则建议STROBE保持
低，而数据被移入ICS309 ，以避免在输出时钟意想不到的变化。
所有输出可在初始化过程中通过将PDTS引脚与地被关闭。如果是PDTS
带来了高，后选通引脚拉高，编程输出频率将可用。
AC参数写入到ICS309
参数
t
格局
t
HOLD
t
W
t
S
条件
建立时间
SCLK后保持时间
数据等待时间
选通脉冲宽度
SCLK频率
分钟。
10
10
10
40
30
马克斯。
单位
ns
ns
ns
ns
兆赫
数据
t
格局
Bit160
Bit159
Bit158
t
HOLD
Bit3
Bit2
Bit1
SCLK
t
w
频闪
t
s
图2.蒂姆·荷兰国际集团框图程序M-荷兰国际集团的ICS309
MDS 309摹
在TE碎电路系统
●
3
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版122704
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
