CY28354-400
273 MHz的24路输出缓冲器，用于四个DDR
DIMMS威盛芯片组支持
特点
支持VIA PRO 266 ， KT266和P4X266
双1到12的输出缓冲/驱动器
支持最多4个DDR DIMM内存模块
输出单独启用/禁用
低偏移输出（ < 75ps ）
支持266 - MHz的333 - MHz和400 MHz的DDR SDRAM
SMBus的读写的支持
节省空间的48引脚SSOP封装
功能说明
该CY28354-400是一个2.5V的缓冲设计，分发
高速时钟的PC应用程序。该器件具有24个输出。
设计者可以配置这些输出支持4个unbuf-
fered DDR DIMM或支持3无缓冲标准
SDRAM DIMM内存模块和2个DDR DIMM内存模块。该CY28354-400可以
与W250或类似时钟synthe-一起使用
施胶机的VIA临266 ， KT266和P4X266芯片组。
该CY28354-400还包括一个SMBus接口，
可以启用或禁用每个输出时钟。上电时，所有
输出时钟被使能。
框图
BUF_INA
FB_OUTA
DDRAT0
DDRAC0
DDRAT1
DDRAC1
DDRAT2
DDRAC2
DDRAT3
DDRAC3
DDRAT4
DDRAC4
DDRAT5
DDRAC5
DDRBT0
DDRBC0
DDRBT1
DDRBC1
DDRBT2
DDRBC2
DDRBT3
DDRBC3
DDRBT4
DDRBC4
DDRBT5
DDRBC5
FB_OUTB
引脚配置
SSOP
顶视图
VDD2.5
GND
FB_OUTB
BUFF_INB
DDRBT0
DDRBC0
DDRBT1
DDRBC1
GND
VDD2.5
DDRAT0
DDRAC0
DDRAT1
DDRAC1
GND
VDD2.5
FB_OUTA
BUF_INA
DDRAT2
DDRAC2
DDRAT3
DDRAC3
VDD2.5
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
ADDR_SEL
SDATA
SMBUS
解码
SCLOCK
I2C_CS
VDD2.5
GND
ADDR_SEL
I2C_CS
DDRBT2
DDRBC2
DDRBT3
DDRBC3
GND
VDD2.5
DDRAT4
DDRAC4
DDRAT5
DDRAC5
GND
VDD2.5
DDRBT4
DDRBC4
DDRBT5
DDRBC5
VDD2.5
GND
SDATA
SCLK
BUFF_INB
赛普拉斯半导体公司
文件编号： 38-07615牧师**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年12月8日
