82C88
引脚说明
针
符号
AIOWC
数
12
（续）
TYPE
O
描述
先进的I / O写命令： AIOWC发出I / O早些时候机写命令
循环给I / O设备的写入指令的早期指示。其时序是相同的读出的COM
命令信号。 AIOWC为低电平有效。
I / O写命令：该命令行指示的I / O设备读取数据总线上的数据。该
信号是低电平有效。
I / O读命令：该命令行指示的I / O设备来驱动它的数据到数据总线。这
信号是低电平有效。
先进的内存写入命令： AMWC发出的内存写入命令之前在
机器周期，得到存储装置的写指令的早期指示。其时序是相同
一个读命令信号。 AMWC为低电平有效。
存储器写命令：该命令行指令来记录数据呈现上的内存
数据总线。这个信号是低电平有效。
存储器读指令：此命令行指示的内存来推动其数据到数据
总线。 MRDC为低电平有效。
中断响应：此命令行告诉其中断一直是中断设备
承认并应推动引导信息到数据总线。这个信号是低电平有效。
这是一个双功能引脚。 MCE （ IOB接低电平），主瀑布允许在中断期间发生
序列和用于读取来自主82C59A优先中断控制器级联到地址
数据总线。在MCE信号为高电平有效。 PDEN （ IOB连接到高电平） ：外设数据Enable启用
数据总线收发器，用于将I / O总线， DEN执行对系统总线。 PDEN为低电平有效。
IOWC
11
O
IORC
13
O
AMWC
8
O
MWTC
9
O
MRDC
7
O
INTA
14
O
MCE / PDEN
17
O
功能说明
命令逻辑解码三个80C86 ， 8086 ， 80C88 ，
8088 ， 80186 ， 80188或8089状态线（ S0，S1， S2），以
确定哪些命令是要发出（见表1） 。
表1.命令解码定义
82C88
命令
INTA
IORC
IOWC ， AIOWC
无
MRDC
MRDC
MWTC ， AMWC
无
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
处理器状态
中断响应
读取I / O端口
写I / O端口
停止
代码访问
阅读记忆
写存储器
被动
处理器的82C88立即启动命令行
使用PDEN和DT / R控制I / O总线收发器。该
I / O命令行不应被用于控制系统
公交车在这种配置，因为没有仲裁存在。
该模式允许一个82C88总线控制器来处理两个
外部总线。无需等待参与当CPU要
以获得对I / O总线。普通内存访问
需要一个“总线就绪”的信号（ AEN低）前，将亲
CEED 。有利的是，使用IOB模式下，如果I / O或
专用于一个处理器的外围设备中的多亲存在
处理器系统。
系统总线模式
在82C88在系统总线模式下，如果IOB引脚
绑低。在这种模式下，没有命令才会发出一个
的AEN线后特定网络连接编时间段内被激活（低电平） 。
该模式假定总线仲裁逻辑将通知公交
控制器（在AEN线） ，当总线空闲时使用。
内存和I / O命令等待总线仲裁。
该模式用于当只有一个总线存在。在这里，无论是I / O
和存储器由多个处理器共享。
命令输出
先进的写命令被提供给发起
在机器周期的早期写程序。这种信号可以
用于防止所述处理器进入一种不必要
萨利等待状态。
I / O总线模式
在82C88是在I / O总线模式下，如果在IOB脚绑
HIGH 。在I / O总线模式下，所有的I / O命令行IORC ，
IOWC ， AIOWC ， INTA ）总是启用（即不依赖新生
凹痕的AEN ） 。当被亲发起一个I / O命令
4-335
