ISD2532/40/48/64
PIN号
引脚名称
XCLK
SOIC /
PDIP
26
TSOP
5
功能
外部时钟：
外部时钟输入具有内部上拉下来
装置。该设备被配置成在工厂与内部
采样时钟频率为中心
±1
百分比的规范。
的频率，然后保持的变形
±2.25
百分
在整个商用温度和工作电压
范围。如果更高的精确度是必需的，该装置可以被提供时钟
通过XCLK引脚如下：
产品型号
ISD2532
ISD2540
ISD2548
ISD2564
采样率
8.0千赫
6.4千赫
5.3千赫
4.0千赫
所需的时钟
1024千赫
819.2千赫
682.7千赫
512千赫
这些建议的时钟速率应该不被改变，因为
抗锯齿和平滑滤波器是固定的，锯齿问题
如果采样率不同于推荐一个可以发生。
在输入时钟的占空比不是关键的，作为时钟是
立即除以二。
如果不使用XCLK ，该输入
必须连接到地。
P/
R
27
6
播放/录音：
在P /
R
输入引脚由下降沿锁存
的
CE
引脚。高层次选择播放周期而低
级别选择记录周期。对于一个记录周期，地址引脚
提供起始地址和记录一直持续到PD或
CE
被拉高或溢出被检测到（即在芯片已满） 。
当一个记录周期由拉PD或终止
CE
高，
然后结束时的留言（
EOM
）的标记被存储在当前
地址在存储器中。为再现周期中，地址输入
提供起始地址和设备将玩到的
EOM
标记为止。该设备可以继续传递
EOM
如果标记
CE
保持低的地址模式，或在操作
模式。 （见操作模式部分）
-9-
出版日期： 2003年6月
修订版1.0
