飞利浦半导体
ISP1581
USB 2.0 HS接口设备
和USB 1.1 ，支持高速和全速物理层两者。后
自动速度检测，飞利浦串行接口引擎设置收发器
请使用高速或全速信号。
7.2串行接口引擎（ SIE ）
飞利浦SIE实现了全部的USB协议层。它完全由硬件
速度和需要的不是科幻固件干预。此块的功能包括：
同步模式的识别，并行/串行转换，位（默认） STUF网络NG ， CRC
校验/产生，包IDenti连接器（ PID ） VERI网络阳离子/产生，地址
识别和握手评估/产生。
7.3电压调节器
两个5 V至3.3 V的电压调节器集成在芯片上，以单独提供
模拟收发器和内部逻辑。模拟电源电压可在针
V
reg(3.3)
提供一个外部1.5 kΩ的上拉电阻上的D +线。
备注：
引脚V
reg(3.3)
不能被用于提供外部设备。
7.4存储器管理单元（ MMU ）和集成内存
与MMU和集成RAM提供了USB速度之间的转换
（最高速度12兆比特/秒，高速480兆位/秒）和微控制器处理程序或
DMA控制器。从USB总线的数据被存储在集成的RAM中，它是
清除只有当单片机清除端点缓冲区或DMA时
处理程序读取/从/到端点缓冲区写入的所有数据。总共有8 KB的RAM
可用于缓冲。
7.5软件连接
到USB连接被拉动D +线（用于高速建立
设备）高通过1.5 kΩ的上拉电阻。在ISP1581外部1.5 kΩ的
上拉电阻必须连接销RPU和V之间
reg(3.3)
。主控板销
上拉电阻连接到D +线上，当位SOFTCT在模式寄存器
设置（见
表7）。
硬件复位后的上拉电阻被断开
默认（ SOFTCT = 0）。位SOFTCT仍然由USB总线复位不变。
7.6位时钟恢复
比特时钟恢复电路从输入的USB数据流中的时钟
用4×过采样原理。它是能够跟踪的抖动和频率漂移的
特定网络版通过USB连接特定的阳离子。
7.7乘法PLL的振荡器
一个12 MHz至480 MHz的时钟倍频锁相环（ PLL ）集成
片上。这允许使用低成本的12MHz的晶体，这也减少了电磁干扰。
需要用于PLL的动作没有外部元件。
9397 750 07648
飞利浦电子公司2000年版权所有。
客观的特定网络阳离子
牧师02 - 2000年10月23日
9 73
