飞利浦半导体
ISP1581
USB 2.0 HS接口设备
12.3并行I / O时序
12.3.1
通用处理器模式（ BUS_CONF = 1 ）
TCY （ RW ）
吨WHSH
吨RHSH
CS
吨WHAX
吨RHAX
AD [ 7：0]
吨RLDV
（读出） DATA [ 15：0]
吨AVRL
RD
吨AVWL
（写入） DATA [ 15：0]
吨I1VI2L
DS / WR
(I2)
读
读/写
(I1)
写
MGT497
吨RHDZ
吨WHDZ
吨DVWH
吨I2HI1X
图11.并行I / O时序：独立的地址和数据总线。
表82 ：并行I / O时序参数：独立的地址和数据总线
符号
阅读
t
AVRL
t
RHAX
t
RLDV
t
RHDZ
t
RHSH
写作
t
AVWL
t
WHAX
t
DVWH
t
WHDZ
t
WHSH
WR低前的地址建立时间
WR高后的地址保持时间
WR高之前数据建立时间
WR高后数据保持时间
WR高到CS高延迟
0
0
25
0
0
-
-
-
-
-
ns
ns
ns
ns
ns
RD低前的地址建立时间
RD高后的地址保持时间
RD低到数据有效延迟
RD高到数据输出三态延迟
RD高到CS高延迟
0
0
-
0
0
-
-
35
20
-
ns
ns
ns
ns
ns
参数
民
最大
单位
9397 750 07648
飞利浦电子公司2000年版权所有。
客观的特定网络阳离子
牧师02 - 2000年10月23日
52 73
