飞利浦半导体
ISP1183
与DMA的低功耗USB接口设备
8.5位时钟恢复
比特时钟恢复电路从输入的USB数据流中的时钟
使用4 x过采样原则。它可以跟踪抖动和频率漂移为特定网络版
由
USB连接特定阳离子2.0版本。
8.6电压稳压器
5 V至3.3 V的电压调节器被集成在芯片上，以提供模拟收发器
和内在逻辑。这个电压可在插脚V
REG(3V3)
以提供一个外部
1.5 kΩ的上拉电阻引脚DP 。可替换地， ISP1183提供软件连接
通过综合技术1.5 kΩ的上拉电阻（见
第8.4节） 。
8.7 PLL时钟乘法器
A 6兆赫至48兆赫的时钟倍频锁相环（ PLL ）被集成在芯片上。
这允许使用低成本的6 MHz的晶体，这也减少了电磁干扰。没有
外部元件被要求用于PLL的动作。
8.8 PIO和DMA接口
一个通用的并行I / O（ PIO ）接口去连接定义为速度和易于使用。这也
允许直接与大多数微控制器。微控制器中， ISP1183
显示为一个8位数据总线的存储器装置和一个1位地址总线。该
ISP1183支持非复用地址和数据总线。
该ISP1183还可以CON组fi gured作为直接内存访问（ DMA ）从设备
为了让更多的外汇基金fi cient数据传输。其中14端点的FIFO可直接
数据传送到或从本地共享存储器。该DMA接口可
独立CON连接从PIO接口gured 。
它可以直接与微处理器或微控制器与I / O电压
范围低至1.65 V.
8.9 V
公共汽车
指标
该ISP1183表示V的可用性
公共汽车
用V
公共汽车
引脚。当V
公共汽车
is
可用（引脚V
公共汽车
） ，引脚VBUSDET_N将输出低电平。当V
公共汽车
不可
（在插脚V
公共汽车
） ，引脚VBUSDET_N将输出高电平。销VBUSDET_N将改变从
高到低大约2.5毫秒到3.5毫秒级。看
第19节。
8.10操作模式
的ISP1183可在多种操作模式下操作以在给定的
表3中。
表3：
引脚名称
V
公共汽车
V
DD （ I / O）
唤醒
RESET_N
INT_N
9397 750 11804
ISP1183操作模式
外挂出
状态
0V
1.8 V
X
X
H
死亡状态
X
0V
X
X
L
[1]
复位状态
5V
1.8 V
L
L
H
插件状态正常状态
5V
1.8 V
L
H
H
5V
1.8 V
L
H
-
[2]
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
版本01 - 2004年2月24日
9 62
