时钟发生器
时钟产生逻辑为发送器和接收器产生基础时钟。
USART支持4种模式的时钟：正常的异步，双
速异步，主同步和从同步方式。该UMSEL
异步USART控制和状态寄存器C （ UCSRC ）位选择
和同步操作。双速（异步模式）受控于
在U2X于UCSRA寄存器中。当使用同步模式（ UMSEL = 1），
数据方向寄存器XCK引脚（ DDR_XCK）决定是否时钟
源是内部的（主模式）或外部（从模式） 。 XCK引脚才有效
当使用同步模式。
图46示出了时钟产生逻辑的框图。
图46 。
时钟产生逻辑框图
UBRR
FOSC
预分频器
向下计数器
UBRR+1
/2
/4
/2
U2X
0
1
0
DDR_XCK
1
OSC
TXCLK
xcki
XCK
针
xcko
SYNC
注册
EDGE
探测器
0
1
UMSEL
DDR_XCK
UCPOL
1
0
RXCLK
信号说明：
TXCLK
RXCLK
xcki
xcko
FOSC
内部时钟发生器 -
波特率发生器
发射机时钟。 （内部信号）
接收器基础时钟。 （内部信号）
从输入XCK引脚（内部信号） 。用于同步从机操作。
时钟输出到XCK引脚（内部信号） 。用于
同步主机操作。
XTAL销频率（系统时钟） 。
内部时钟发生器用于异步和同步主
的操作模式。本节中的描述参照图46 。
USART的波特率寄存器（ UBRR ）和降序计数器相连接，
作为一个可编程的预分频器或波特率发生器。降序计数器，在系上运行
统时钟（ FOSC ） ，则其计数每次装入UBRR值
下降到零，或当UBRRL寄存器被写入。时钟的每一次生成
计器重新心痛为零。 THI s时钟为t他B澳元利率发电机密封或时钟安输出
（ = FOSC / （ UBRR + 1 ） ） 。变送器除以2波特率发生器的输出时钟，
8 ，或16取决于模式。波特率发生器的输出被直接使用
接收器的时钟和数据恢复单元。然而，数据恢复单元使用一个状态
机，使用2,8或16个状态依赖于模式的UMSEL的状态设置，
U2X与DDR_XCK位。
76
ATmega323(L)
1457G–AVR–09/03
