uPSD33XX
默认情况下， SRAM和CSIOP的回忆
PSD的模块必须始终驻留在数据存储器
储器空间，它们是由8032作为处理
XDATA 。然而， SRAM可以任选再
侧在程序空间中，除了数据空间，如果
它需要从SRAM中执行的代码。主
闪光灯和辅助闪存可能驻留
在程序空间中，数据空间，或两者兼而有之。
通过指定这些存储位置的选择
PSDsoft中快速编入非vola-
瓷砖路段uPSD33XX ，并活跃在
上电和复位后。它可以覆盖
在运行时这些初始设置中，应用程序
化编程（IAP ） 。
标准的8032 MCU架构不能写
它自己的程序存储空间，以防止邮轮业咨询委员会
固件牙齿损坏。然而，这是─
来自于典型的8032系统时的障碍
远程更新固件中的Flash存储器
使用IAP必需的。该PSD模块提供了一个
通过允许8032固件内的解决方案进行远程更新
洁具暂时"reclassify"闪存来
远程更新时驻留在数据空间，然后
返回闪存回程序空间
完成时。请参阅VM寄存器（见表84 ，
在本文档的PSD模块第81页）
换货了解更多详情。
8032 MCU内核性能增强
之前描述的性能特征
8032 （所有的操作码，每IN-的字节数
uPSD33XX ，让我们先来看看标准8032 AR-
梁支，和本机号码的机器周期
民族形式。时钟源为8032 MCU
每条指令是相同的原始8032 ） 。
创建时间的基本单位叫做机器赛扬
性能被升压的第一方式是通过reduc-
CLE ，这是一个为期12个时钟标准
荷兰国际集团的机器周期仅为4 MCU时钟
8032微控制器。该指令为传统的设置
相比于12的MCU的时钟在一个标准
8032微控制器包含1 ，2，和3个字节的指令
8032本机缩短周期提高了
系统蒸发散中的1 ， 2种不同的组合中执行的，
指令速度为1字节， 1周期指令
或4个机器周期。例如，有一维
系统蒸发散由三个因素（图7 ，第18页）的COM
在一台机器，赛扬执行的字节指令
相比于标准的8051架构，并
第一百（ 12个时钟），该执行， 1字节的指令
显著改善多赛扬的性能
在四个机器周期（48个时钟） ，两个字节的，双
CLE指令类型。
循环指令（ 24个时钟） ，依此类推。此外
在图7的例子中，第18页显示contin-
化，标准的8032架构将取出两个
中的一个字节，一个周期IN- uous执行流
从程序存储器中的几乎每一个字节马
structions 。在5V uPSD33XX将产生10 MIPS
茅根周期，不管是否需要与否
在这种情况下，最佳性能，而在操作
（哑取） 。这意味着对于一字节，一赛扬
40MHz的时钟速率。在一个典型的应用然而，
CLE说明，第二个字节将被忽略。这些
有效的绩效将是自亲较低
一字节，单周期指令占一半的
克不要只使用一个周期指令，但
8032的说明书（ 126出255的操作码） 。
特殊的技术，在实现
你可以看到，有因效率低下
uPSD33XX以保持有效的MIPS速率为
浪费总线周期和总线空闲时间，可以
尽可能接近峰值MIPS率在所有
消除了。
次。这是通过一个指令
该uPSD33XX 8032 MCU内核提供了更高的
预取队列（ PFQ ）和分支缓存（ BC）
在许多方面，性能，同时保持
如图8 ，第18页。
完全相同的指令设定为标准
17/129
