飞思卡尔
1.1
MC68HC05G3 （ 705G4 ）规范修订版
半导体公司
1.5.2.3
开漏输出控制寄存器1（ WOM1 ）
B7
$000A
RESET ：
0
0
B6
0
0
B5
B4
B3
B2
B1
B0
WOM1
HWOMH HWOML GWOMH GWOML AWOMH AWOML
0
0
0
0
0
0
阅读：
写：
位7-6
随时随地
随时随地
版权所有
这些位未使用，始终归零。
飞思卡尔半导体公司...
HWOMH
端口H漏极开路模式（H ）
当该位被设置为1，高四位端口H被配置为漏极开路
输出是否对应DDRH位被置为1 。该位清零复位。
HWOML
端口H漏极开路模式（ L）
当此位被设置为1 ，低四位端口H被配置为开
漏极输出，如果对应DDRH位被设置为1 。该位被清零
复位。
GWOMH
端口G漏极开路模式（H ）
当此位被设置为1 ，使上四比特的G端口被配置为开
漏极输出，如果对应DDRG位被设置为1 。该位被清零
复位。
GWOML
端口G漏极开路模式（ L）
当此位被设置为1 ，低四位中的G端口被配置为开
漏极输出，如果对应DDRG位被设置为1 。该位被清零
复位。
AWOMH
A口漏极开路模式（H ）
当该位被设置为1，高四位端口A被配置为开
漏极输出，如果对应DDRA位被设置为1 。该位被清零
复位。
AWOML
端口E漏极开路模式（ L）
当此位被设置为1 ，低四位端口A被配置为开
漏极输出，如果对应DDRA位被设置为1 。该位被清零
复位。
摩托罗拉
第24页
第1节：前言
欲了解更多有关该产品，
转到： www.freescale.com
