飞思卡尔
1.1
MC68HC05G3 （ 705G4 ）规范修订版
半导体公司
10.5
A / D数据寄存器（ $ 3A ）
B7
$003A
RESET ：
U
U
U
U
U
U
U
U
B6
B5
B4
B3
B2
B1
B0
ADR
一个8位结果寄存器提供。该寄存器设置COCO每次更新。
图10-2 ： A / D数据寄存器
10.6
A / D等待模式期间
飞思卡尔半导体公司...
在A / D仍然在等待模式中正常运行。为了降低功耗
等待过程中，建议同时ADON和自抗扰控制器位A / D转换状态和
如果不被使用在A / D转换器的控制寄存器进行清零。如果A / D转换器在
用和系统时钟速率高于1.0兆赫，所以建议ADRC位置是
清除。
10.7
A / D STOP模式下的工作
在停止模式中的比较器和电荷泵被断开并在A / D不再
功能。任何转换操作被中止。当钟后开始振荡
离开停止模式，时间是有限的经过A / D转换电路稳定之前
够提供的转换为指定的精确度。正常情况下，延迟内置于
走出来的停止模式时， MC68HC05G3足够用于此目的。因此，无
明确的延迟需要被内置到软件。
摩托罗拉
第110页
第10节： A / D转换器
欲了解更多有关该产品，
转到： www.freescale.com
