DDR SDRAM 128Mb的F-模（ X4，X8 ）

<详细的测试条件为DDR SDRAM IDD1 & IDD7A >

IDD1 ：工作电流：一家银行的操作

DDR SDRAM

1.只有一个银行存取真相与和解委员会（分钟） ，连拍模式，地址和控制对NOP边输入一次改变

每个时钟周期。糊涂人= 0毫安

2.定时模式

- B0 （ 133Mhz的， CL = 2.5 ） ： TCK = 7.5ns ， CL = 2.5 ， BL = 4的tRCD = 3 * TCK，的tRC = 9 * TCK， tRAS的= 6 * TCK

阅读： A0 R0 NN NN NN P0 A0 N - 随机地址变更重复同样的时间

*数据的50 ％，改变在每个爆

- A2 （ 133Mhz的， CL = 2 ） ： TCK = 7.5ns ， CL = 2 ， BL = 4的tRCD = 3 * TCK，的tRC = 9 * TCK， tRAS的= 6 * TCK

阅读： A0 R0 NN NN NN P0 A0 N - 随机地址变更重复同样的时间

*数据的50 ％，改变在每个爆

- AA （ 133Mhz的， CL = 2 ） ： TCK = 7.5ns ， CL = 2 ， BL = 4的tRCD = 2 * TCK，的tRC = 8 * TCK， tRAS的= 6 * TCK

阅读： A0 R0 NNN P0 A0 N - 随机地址变更重复同样的时间

*数据的50 ％，改变在每个爆

- B3 （ 166MHZ ， CL = 2.5 ） ： TCK = 6ns的， CL = 2.5 ， BL = 4的tRCD = 3 * TCK，的tRC = 10 * TCK， tRAS的= 7 * TCK

阅读： A0 R0 NN NN NN P0 A0 N - 随机地址变更重复同样的时间

*数据的50 ％，改变在每个爆

注： A =激活， R =读取，W =写， P =预充电， N = NOP

IDD7A ：工作电流：四大银行操作

1.典型案例： VDD = 2.5V ， T = 25 'C

2.最差情况： VDD = 2.7V ， T = 10 'C

3.四家银行正在交错真相与和解委员会（分钟） ，连拍模式，地址和控制上的优势NOP输入没有

不断变化的。糊涂人= 0毫安

4.定时模式

- B0 （ 133Mhz的， CL = 2.5 ） ： TCK = 7.5ns ， CL = 2.5 ， BL = 4 ， TRRD = 2 * TCK， tRCD的= 3 * TCK ，阅读与autoprecharge

阅读： A0 A1 R0 ，R1 A2 A3 R2 R3 A0 A1 R0 - 随机地址变更重复同样的时间

*数据的100％的变化，在每个脉冲串

- A2 （ 133Mhz的， CL = 2 ） ： TCK = 7.5ns ， CL2 = 2 ， BL = 4 ， TRRD = 2 * TCK， tRCD的= 3 * TCK ，阅读与autoprecharge

阅读： A0 A1 R0 ，R1 A2 A3 R2 R3 A0 A1 R0 - 随机地址变更重复同样的时间

*数据的100％的变化，在每个脉冲串

- AA （ 133Mhz的， CL = 2 ） ： TCK = 7.5ns ， CL2 = 2 ， BL = 4 ， TRRD = 2 * TCK， tRCD的= 3 * TCK ，阅读与autoprecharge

阅读： A0 A1 R0 ，R1 A2 A3 R2 R3 A0 A1 R0 - 随机地址变更重复同样的时间

*数据的100％的变化，在每个脉冲串

- B3 （ 166MHZ ， CL = 2.5 ） ： TCK = 6ns的， CL = 2.5 ， BL = 4 ， TRRD = 2 * TCK， tRCD的= 3 * TCK ，阅读与autoprecharge

阅读： A0 A1 R0 ，R1 A2 A3 R2 R3 A0 A1 R0 - 随机地址变更重复同样的时间

*数据的100％的变化，在每个脉冲串

注： A =激活， R =读取，W =写， P =预充电， N = NOP

修订版1.1月。 2004年