位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第146页 > K4H1G3238B-TCA0 > K4H1G3238B-TCA0 PDF资料 > K4H1G3238B-TCA0 PDF资料1第21页
128MB DDR SDRAM
3.3.2突发写操作
由具有CS ， CA颁发的突发写入命令， WE低，同时保持高RAS在上升
时钟（ CK ）的边缘。地址输入确定的起始列地址。没有写入延迟
相对于DQS所需的突发写入周期。的突发写入周期的第一个数据，必须在DQ的应用
销TDS （数据建立时间）之前tDQSS启用后，从的上升沿数据选通边缘
时钟（CK） ，当发出写命令。其余的数据输入必须在每个后续供应
上升沿和数据选通的边缘，直到突发长度被完成。当突发已经完成时，任何
提供到DQ管脚附加数据将被忽略。
<突发长度= 4 >
0
CK
CK
命令
的DQ
DQ
′s
NOP
WRITEA
NOP
WRITEB
NOP
NOP
NOP
NOP
NOP
1
*1
2
3
4
5
6
7
8
t
DQSSmax
t
WPRES*1
*1
嚣0厅1厅2锭3锭0厅1厅2锭3
图10.突发写操作时序
1，具体要求是， DQS有效（高或低）或本CK边缘之前。所示的情况下
（ DQS会从High_Z为逻辑低电平）适用时，没有写以前在总线上的进步。
如果先前的写正在进行中， DQS可以是高，此时，取决于tDQSS 。
- 21 -
REV 。 1.0月。 2. 2000
