P L I M I N A R
一个I / O ，并且必须通过一个最小equiv-被上拉至VDD
1 k的alent性
.
当eIMR设备expan-
锡安端口CON连接gured的IMR +模式下， COL为输入
由外部仲裁器来驱动。
多eIMR CON组fi配置中， LDGA从各
eIMR设备可以连在一起，以驱动一个单一格洛
BAL在银行LED A.
LDGB
全球LED驱动器， B银行
输出，开漏
LDGB是全球LED驱动LED银行B的
信号代表全球CRS或申诉的条件。在一个
多eIMR CON连接的配置中， LDGB从每个
eIMR设备可以连在一起，以驱动一个单一格洛
BAL在银行B. LED
最不发达国家
0-2
LED控制
输入
这些引脚选择要显示的属性
在LDA
0-4
，六味地黄丸
0-4
， LDGA和LDGB 。如果LED是亲
编程，以显示两个属性，该属性associ-
ated与周期闪烁优先。
法案
0-7
活动展示
产量
这些信号驱动所述活动LED ，这表明
网络使用率的百分比。该显示器是上调
日每250毫秒。
控制端口
AMODE
AUI模式
输入
复位时，该引脚设置AUI端口正常或
相反的模式。如果AMODE为低电平时的上升沿
RST上的AUI端口被设置为正常模式;如果AMODE
为高电平时， AUI端口被设置为反向模式。
SCLK
SERIAL CLOCK IN
输入
串行数据（输入或输出）的时钟频率（或缩小）的
上升的信号边沿在这个引脚。 SCLK为asynchro-
理性到CLK ，可以在频率运行在高达10
兆赫。
SI
在串行
输入
SI引脚被用作测试/控制的串行输入端口。
控制命令该引脚上的时钟同步的
理性到SCLK输入。
复位时， SI设置自动极性重新的状态
通用开功能。如果SI是高电平，在RST的上升沿，
自动极性反转被禁止。如果SI是低点
RST的上升沿，自动极性反转是
启用。
SO
串行输出
产量
SO引脚被用作控制命令串行输出
端口。响应控制命令逐个输出
该引脚上同步于SCLK输入。
其他销
RST
RESET
输入，低电平有效
当RST为低电平时， eIMR设备重置为其默认
状态。 RST上的eIMR也上升（后）沿
监控SELI状态
0-1
，SI和AMODE销，
精读音响gure该装置的工作模式。在多
的PLE eIMR系统中，对RST的下降（前）沿
信号必须同步的CLK 。
CLK
主时钟在
输入
该引脚是一个20 MHz的时钟输入。
REXT
外部参考
输入
该引脚用于内部电流基准。它必须
可以通过一个13 -K连接到VDD
电阻用1 ％的容差。
VDD
动力
电源引脚
该引脚提供电源的装置。
LED接口
LDA
0-4
，六味地黄丸
0-4
LED驱动器
输出，开漏
LDA
0-4
与六味地黄丸
0-4
LED驱动器A银行和LED行B，
分别。 LDA
0
与六味地黄丸
0
显示的状态
AUI端口; LDA
1-4
与六味地黄丸
1-4
显示的状态
4 TP端口。通过LDA监听的端口属性
0-4
与六味地黄丸
0-4
由三个引脚，LDC编程
0-2
.
LDGA
全球LED驱动器， A银行
输出，开漏
LDGA是全球LED驱动LED行答
信号代表全球CRS或COL条件。在一个
Am79C984A
13
