AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
T
F
T
L
T
SU （ST）的
T
高清（ST）的
SDA
IN
T
SP
T
AA
SDA
OUT
T
高清： STA
T
AA
T
BUF
T
高清： DAT
T
苏： DAT
T
SU（ STP）的
T
H
T
R
（初步）
SCL
图3-5 。总线时序数据
3.1.6从站地址
后产生一个起始条件，总线主控器
发送地址由一个7位的
器件代码
(1010)
为AM24LC21B ，其次
由3 000 3位。从机地址的第八位
决定主器件是要读取或
写入AM24LC21B （图3-6） 。该
AM24LC21B监视总线用于其对应的
从解决所有的时间。它产生的
应答位，如果从机地址是真实的，它
不处于编程模式。
手术
读
写
控制码片选
1010
000
1010
000
开始
读/写
读/写
从机地址
A
读/写
1
0
AM24LC21 。接收之后又承认
从AM24LC21B主设备将信号
发送的数据字被写入到所述
寻址的存储位置。该AM24LC21B
再次承认和主产生
停止条件。这将启动内部写周期，
并且在此期间AM24LC21B不会
产生应答信号（图4-1 ） 。这是
要求VCLK来在逻辑高电平的保持
为了使器件进行编程。这适用于字节
写和页写操作。需要注意的是VCLK可以
去低，而该设备在它的自定时程序
操作和不影响编程。
4.2页写
写入控制字节，字地址和所述第一
数据字节是在传递到AM24LC21B
同样的方式在一个字节写。但是，相反的
产生一个停止条件的主机发送了
八个数据字节的AM24LC21B这是
暂时存储在芯片上的页缓冲器和
将被写入到存储器中的主设备具有后
发送一个停止条件。收到后
每个字，三个低位地址指针
位内部递增1 。较高
命令字的5位地址保持不变。
如果主机就发出超过八个字
之前生成的停止条件时，地址
计数器将和先前接收
数据将被覆盖。与字节写
操作中，一旦接收到停止条件的
内部写周期将开始（图4-2） 。这是
要求VCLK来在逻辑高电平的保持
为了使器件进行编程。这适用于字节
写和页写操作。需要注意的是VCLK可以
去低，而该设备在它的自定时程序
操作和不影响编程。
REV 0.1 2003年7月2日
8/13
1
0
1
0
0
0
0
图3-6 。控制字节分配
4.1字节写
下面从主启动信号，从
地址（4位） ， 000 （3比特）和R / W位这
是逻辑低被放置到总线由主
发射器。这表明在寻址的从机
接收器与一个字地址字节将跟随
在它产生一个应答位
第九个时钟周期。因此，下一个字节
发射 - 泰德由主是字地址，
将被写入的地址指针
易亨电子股份有限公司
www.anachip.com.tw
