位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第24页 > KFG2G16Q2M-DIB5 > KFG2G16Q2M-DIB5 PDF资料 > KFG2G16Q2M-DIB5 PDF资料2第14页
OneNAND4G(KFW4G16Q2M-DEB5)
OneNAND2G(KFH2G16Q2M-DEB5)
OneNAND1G(KFG1G16Q2M-DEB5)
FL灰内存
2.4
引脚名称
主机接口
A15~A0
引脚说明
TYPE
Nameand说明
地址输入
- 在读取和写入操作输入的地址，这是应对
BufferRAM &注册。
数据输入/输出
- 在程序的输入数据和命令的所有操作，存储阵列中的数据输出/
寄存器读周期。
数据引脚浮到高阻抗，当芯片被取消或输出被禁止。
打断
通知主机时，命令完成。它是开漏输出，内部
电阻（ 50kohms ） 。上电后，它在高阻状态。一旦IOBE被设置为1 ，
它不会浮到高阻状态，即使当芯片被释放或输出被禁止。
准备
指示数据有效的同步读模式和激活，而CE为低电平
时钟
CLK的同步装置中同步读出模式下，系统总线频率。
CLK的在AVD低锁存器相结合的第一个上升沿地址输入。
写使能
WE控制写入bufferRAM和寄存器。资料中被锁定在WE脉冲的上升沿
地址有效检测
表示在地址输入有效地址的存在。中异步读取操作中，所有地址
被锁在AVD的上升沿，并同步读取操作期间，所有地址被锁存
CLK的上升沿时AVD保持低电平一个时钟周期。
>低：为异步模式，表明有效的地址;为连拍模式时，使起始地址是
锁存上升沿CLK
>高：设备将忽略地址输入
复位引脚
当低， RP复位OneNAND闪存的内部运作。 RP的状态是在上电期间不关心
和引导加载。
芯片使能
CE-低启动内部控制逻辑，以及CE-高释放器件，在待机状态下放置它，
而在高阻地方DQ 。
行政长官意见，可让装置单或DDP 。
在CE1输入使第一DDP设备（ KFH2G16Q2M ）的QDP （ KFW4G16Q2M ）
芯片使能
在CE2输入使第二DDP设备（ KFH2G16Q2M ）的QDP （ KFW4G16Q2M ）
OUTPUT ENABLE
OE-低使得该设备的输出数据缓冲区中一个读周期。
电源为核心的OneNAND
这是为OneNAND闪存核心电源。
电源OneNAND闪存I / O
这是我的OneNAND电源/ O
VCC- IO / VCCQ内部分离从Vcc核心/ VCC 。
地面的OneNAND
不要使用
给它断开。这些引脚用于测试。
无连接
铅是没有内部连接。
I
DQ15~DQ0
I / O
INT
O
RDY
O
CLK
I
WE
I
AVD
I
RP
I
CE / CE1
I
CE2
OE
电源
V
CC
-core
/ VCC
V
CC
0-10
/ VCCQ
V
SS
等等
DNU
NC
I
I
注意：
不要让电源（ VCC-核心/ VCC -10， V
SS
）断开。
14
