ADuC845/ADuC847/ADuC848
SPI中断
如果在PCON中的SERIPD位被置位， SPI中断，
如果启用了，醒来的一部分，从掉电模式。该
CPU服务的SPI中断。在该年底的RETI
ISR返回芯到下一条指令的一个接
这使断电。
INT0中断
如果在PCON中的INT0PD位被置位，外部
中断0 ，如果允许，醒来的一部分，从加电
下来。 CPU的服务中断。在最后的RETI
后的中断服务例程返回芯到下一条指令
一个启用断电。
在这种情况下，配合部分的AGND和DGND引脚到
模拟地平面，如图67b的。与系统
只有一个地平面，保证了数字和模拟
组件在物理上分开上的单独的半
板上，使得数字返回电流不会靠近模拟流
电路，反之亦然。该部分可以被放置之间
数字和模拟部分，如图67c的。
在所有这些情况下，以及在更复杂的真实生活
应用程序，记住流过的电流从电源
再回到地面。确保所有的返回路径
电流尽可能接近的电流采取了对路径
到达目的地。例如，不要功率元件
上图67b的模拟侧DV
DD
因为这将
从DV力返回电流
DD
流经AGND 。另外，
尽量避免数字电流下的模拟电路流动，
这可能发生，如果用户放置在一个嘈杂的数字芯片上
董事会在图67C的左半边。只要有可能，
避免大的不连续的地平面（ S） （如有
通过一个长迹在同一层上）形成，因为它们迫使
返回信号行驶更长的路径。让所有的连接
直接到接地平面，很少或根本没有跟踪分离
其通过接地引脚。
唤醒从掉电延时
即使在掉电模式下启用了32 kHz晶振时，
PLL需要一定的时间后唤醒掉电锁定。
通常，在PLL时间约1毫秒至锁定。在这段时间内，
代码执行，但不能在指定的频率。有些运算
系统蒸发散，例如UART通信，需要一个准确的
时钟可实现从指定的50赫兹/ 60 Hz抑制
ADC的。因此，最好是等到PLL已锁定
在继续正常执行的代码。以下
代码可以被用于等待PLL锁定：
WAITFORLOCK ：
MOV A ， PLLCON
JNB ACC.6 ， WAITFORLOCK
a.
如果晶体是在掉电模式下，一个额外的电源关闭
延迟与所述晶体振荡器的启动相关联的
之前的PLL锁定。通常大约需要150毫秒， 32千赫
晶体本身缓慢振荡。在此期间，前
锁，代码执行，但在时钟的精确频率不能
得到保证。对于任何一个时间敏感的业务，它是
通过使用PLLCON锁位，建议等待锁
如前所示。
节电在掉电模式下的另一种方式
是通过使用在该CD位减慢核心时钟
PLLCON寄存器。
PLACE模拟
组件
这里
AGND
PLACE数字
组件
这里
DGND
b.
PLACE模拟
组件
这里
AGND
PLACE数字
组件
这里
DGND
接地和电路板布局
建议
与所有的高分辨率数据转换器，特别注意
必须支付接地和ADuC845的PC板布局/
ADuC847 / ADuC848为基础的设计，以实现
最佳性能来自ADC和DAC 。
虽然部分具有独立的引脚用于模拟和数字
地（AGND和DGND ），用户一定不要把这些来
单独的接地平面，除非两个地平面是
连接到一起非常接近的部分如图中
图67A简化的例子。在系统中的数字和
模拟地连接在一起，在其他地方
（在该系统的电源，例如） ，它们不能
再次连接附近的部分，因为接地回路会产生。
c.
PLACE模拟
组件
这里
GND
PLACE数字
组件
这里
04741-0-064
图67.系统接地方案
如果用户打算连接快速逻辑信号（上升/下降时间< 5纳秒）
到任何的ADuC845 / ADuC847 / ADuC848的数字输入，
增加一个串联电阻，以各相关线路保持上升和下降
次超过5纳秒的部分输入引脚较长。 100 Ω的值
或200 Ω通常是足够的，以防止从高速信号
耦合电容入部和影响的准确度
ADC转换。
版本A |第89页108
