位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1228页 > ADUC848BCP62-3 > ADUC848BCP62-3 PDF资料 > ADUC848BCP62-3 PDF资料1第13页
ADuC845/ADuC847/ADuC848
引脚号：
52-MQFP
25
20, 34, 48
21, 35, 47
26
引脚号：
56-CSP
27
22, 36, 51
助记符
P3.7/RD
DV
DD
DGND
SCLK （我
2
C)
TYPE
1
23, 37,
38, 50
28
S
S
I / O
描述
外部数据存储器读选通。该引脚使数据从外部
数据存储器端口0 。
数字供电电压。
数字地。
串行接口的时钟为我
2
C接口。作为输入，该引脚为施密特
触发输入。弱内部上拉出现该引脚上，除非它是
输出逻辑低电平。该引脚也可以在软件控制的数字
输出引脚。
串行数据引脚为I
2
C接口。作为输入，该引脚都具有内部弱上拉
向上存在，除非它被输出逻辑低。
端口2是一个具有内部上拉电阻的双向端口。 P2口有
写信给他们1秒被拉高由内部上拉电阻，并在这
状态可以被用作输入。作为输入使用时， P2口被拉到外部低
由于内部上拉电阻的电流源。端口2发出的中间
并在向24位外部数据访问高位地址字节
存储器空间。
端口2引脚还具有下面描述的各种辅助功能。
串行接口时钟的SPI接口。作为输入该引脚为施密特
触发输入。弱内部上拉出现该引脚上，除非它是
输出逻辑低电平。
串行主机输出/从机输入数据的SPI接口。强大的内部
拉出现该引脚上时， SPI接口输出逻辑高电平。一
强大的内部下拉存在于该引脚时， SPI接口输出
逻辑低电平。
主机输入/从机输出的SPI接口。一个弱上拉是存在于该
输入引脚。
奴隶的SPI接口选择输入。一个弱上拉出现该引脚上。
对于这两种封装选择，该引脚也可以用来提供时钟输入
计时器2.当启用时，计数器2递增响应于负
转型对T2输入引脚。
控制输入到定时器2启用时，在输入T2EX负跳变
针引起定时器2的捕获或重装事件。
如果PWM使能， PWM0输出出现在此引脚。
如果PWM使能， PWM输出出现在此引脚。
如果PWM使能，外部PWM时钟可以在这个引脚来提供。
输入到晶体振荡器的反相器。
从输出的晶体振荡反相器。请参阅硬件设计
有关说明事项一节。
外部访问允许，逻辑输入。当高举，此输入使
设备来从内部程序存储器位置0000H到F7FFH代码。
没有外部程序存储器访问可在ADuC845 ， ADuC847 ，或
ADuC848 。要确定代码执行的模式， EA引脚进行采样
外部复位断言或者作为设备电源周期的一部分结束。 EA可以
也可以用作外部仿真I / O引脚，因此，电压电平在
这个引脚不能因为这可能会在正常操作期间被改变
导致仿真中断的停止代码执行。
程序存储使能，逻辑输出。这个功能没有被使用的ADuC845 ，
ADuC847或ADuC848 。该引脚保持内部程序执行过程中的高。
PSEN也可用于启用串行下载模式时拉低
通过电阻在外部复位断言的末端或设备的一部分
功率循环。
地址锁存使能，逻辑输出。此输出用于锁存低字节
（与第一个字节为24位的数据的地址空间的访问）的地址到外部的
在外部数据存储器存取周期内存。它可以通过禁用
设置在PCON中的PCON.4位。
27
28–31,
36–39
29
30–33,
39–42
SDATA
P2.0–P2.7
I / O
I / O
28
30
P2.0 / SCLOCK （ SPI）的
29
31
P2.1/MOSI
30
31
32
33
P2.2/MISO
P2.3/SS/T2
36
37
38
39
32
33
40
39
40
41
42
34
35
43
P2.4/T2EX
P2.5/PWM0
P2.6/PWM1
P2.7/PWMCLK
XTAL1
XTAL2
EA
I
O
41
44
PSEN
O
42
45
ALE
O
脚注表的末尾。
版本A |第13页108
