V
DD
2A
V
DD
开路
0V
2A
ADC
CODE = 0x7FFFFF
H
当被激活时所述缓冲器绘制额外的电流。该
由缓冲器所需的电流取决于PGA设置。
当在PGA设置为1时，缓冲器使用大约
50μA ;当在PGA设置为128 ，缓冲器使用近似
三方共同500μA 。
PGA
在可编程增益放大器（ PGA），可设定为增益
的1，2， 4，8 ，16，32 ，64，或128使用PGA可以提高
有效分辨率的A / D转换器。例如，对于一个
1上的5V满刻度信号的PGA ，在A / D转换器可以
解决降至1μV 。随着128 PGA和满量程信号
39mV时， A / D转换器可以向下解析为75nV 。 V
DD
电流随PGA设置高于4 。
图3.断线检测，而传感器开路。
图4示出了短路传感器。由于输入是
短路和在相同的电位，则ADS1242 / 43信号
输出近似为零。 （注意，对码
输入短路是不完全为零，由于内部系列
电阻，低级别的噪声和其他误差源）。
偏移DAC
输入到PGA增益可以由半满量程输入移位
范围内使用偏移DAC （ ODAC ）寄存器PGA的。该
ODAC寄存器是一个8位的值;最高位为符号和
7个LSB提供的偏移量的大小。使用
偏移DAC并不减少了A / D的性能
转换器。有关ODAC在ADS1242 / 43的详细信息，
请参阅TI的申请报告SBAA077 （可
通过TI网站） 。
V
DD
2A
V
DD
/2
短
电路
V
DD
/2
2A
ADC
CODE
0
调制器
该调制器是一种单环的二阶系统。该
调制器的时钟速度运行（F
MOD
），其衍生自
外部时钟（六
OSC
） 。分频为阻止 -
通过在设置寄存器中的位速度开采，如图
表一。
速度
位
0
1
0
1
DR BITS
01
第1档
频率。
50/60Hz
25/30Hz
100/120Hz
50/60Hz
f
OSC
2.4576MHz
4.9152MHz
f
MOD
19,200Hz
9,600Hz
38,400Hz
19,200Hz
00
15Hz
7.5Hz
30Hz
15Hz
10
图4断线检测而传感器是短路。
7.5Hz 3.75Hz
3.75Hz 1.875Hz
15Hz
7.5Hz
7.5Hz 3.75Hz
输入缓冲器
该ADS1242 / 43的无缓冲的输入阻抗
启用约5MΩ / PGA 。对于需要系统
非常高的输入阻抗，该ADS1242 / 43提供了一个
斩波稳定差分FET输入电压缓冲器。当
激活时，所述缓冲器提高了ADS1242 / 43的输入阻抗
约5GΩ 。
缓冲器的输入范围约为50mV至
V
DD
- 1.5V 。该缓冲区的线性度会降低超出了
范围内。差分信号应被调整，使得这两个
信号的缓冲器的输入范围内。
缓冲器可以使用BUFEN销或启用
在ACR寄存器BUFEN位。该缓冲器是对当
BUFEN引脚为高电平且BUFEN位被设置为1 。如果
BUFEN引脚为低电平时，缓冲器被禁止。如果BUFEN位
设置为零，缓冲也被禁用。
表I输出配置。
校准
的偏移和增益误差可以用校准被最小化。
该ADS1242与ADS1243同时支持自动和系统
校准。
该ADS1242和ADS1243自校准修正间
最终偏移和增益误差，是由三个命令来实现：
SELFCAL ， SELFGAL和SELFOCAL 。该SELFCAL的COM
命令同时执行的偏移和增益校准。 SELFGCAL
执行增益校准和SELFOCAL执行
偏移校准，其每一个取2吨
数据
时间到
完整的。在自校准， ADC的输入是断开
从输入引脚内部连接的。在PGA必须设置为
1前发出SELFCAL或SELFGCAL命令。任何
发出SELFOCAL命令时， PGA是允许的。为
ADS1242 ， 1243
SBAS235B
www.ti.com
11
