AD1380
SAR并行位，状态触发器和IN的门控时钟
hibit信号上CONVERT的后缘初始化
启动信号。在时间t
0
, B
1
复位和乙
2
– B
16
设置非
有条件。在t
1
的第1位判定的情况下（保持）和第2位是
无条件地复位。该序列继续，直到第16位
（ LSB ）的决定（保持）是由在t
16
。状态标志复位，
指示转换完成和并联
输出数据是有效的。复位状态标志的还原
门控时钟禁止信号，迫使时钟输出到低
逻辑“0”状态。需要注意的是，时钟保持为低电平，直到下一个
转换。
相应的并行数据位变为有效的同
正向时钟边沿。
数字输出数据
图7.时钟高到串行输出有效
输入标定
的AD1380输入应该被缩放为接近最大
为了利用最大输入信号范围尽可能
信号的A / D转换器的分辨率。连接在输入信号
如表I所示。参见图8，用于电路的细节。
无论是从TTL存储寄存器并行和串行数据是在
负现原形（逻辑“1” = 0 V和逻辑“0” = 2.4 V） 。
并行数据输出编码是互补的二进制单极性
范围和双极性范围的互补偏移二进制码。
并行数据变为有效，至少20毫微秒前的状态
标志返回到逻辑“0”，允许并行数据传送是
时钟上的“1”的状态标记为“0”的跳变（见
图6）。
图8. AD1380输入比例电路
表一， AD1380的输入连接扩展
图6. LSB为有效状态低
串行数据编码是互补的二进制单极性输入
范围和双极性输入互补偏移二进制
范围。串行输出是位（ MSB在前，低位在后）在NRZ
（不归零）格式。串行和并行数据输出
更改正向时钟边沿状态。串行数据瓜拉尼
开球有效的120纳秒的时钟上升沿后，允许串行
直接将数据移入在接收寄存器
如图负向时钟边沿7有17个
在完整的16位转换的负向的时钟沿
周期。第一个下降沿移位无效位到寄存器
之三，它被移出的最后一个负向的时钟边沿。
所有串行数据比特将被正确传送，并在
在完成所示的接收移位寄存器单元
在转换期间。
输入
信号
LINE
±
10 V
±
5 V
±
2.5 V
0 V至+5 V
0 V至+10 V
产量
CODE
COB
COB
COB
CSB
CSB
CONNECT
引脚4
引脚
5
5
5
NC
NC
CONNECT
7针
to
输入信号
开放
5脚
5脚
开放
CONNECT
输入
信号
7
6
6
6
6
记
5脚对噪声非常敏感，应该由模拟常见的看守。
版本B
–5–
