LC72709E ， 72709W
引脚说明
PIN号
LC72709E LC72709W
28
40
29
30
33
32
40
9
12
13
14
15
16
17
18
19
41
42
5
6
7
8
20
21
22
25
26
27
3
4
42
43
47
46
58
13
18
19
20
22
23
24
26
27
59
61
7
9
10
11
29
30
31
36
38
39
5
6
引脚名称
CL
CE
DI
RST
STNBY
TEST
TP0
TP1
TP2
TP3
TP4
TP5
TP6
TP7
TP8
TPC1
TPC2
TOSEL1
TOSEL2
CLK16
数据
FCK
BCK
植绒
块
CRC4
INT
IC1
IC2
时钟再生显示器
解调后的数据监测
帧起始信号输出
块起始信号输出
输出中的帧同步高电平。
输出中的同步块一个较高的水平。
4层CRCC检查结果输出
外部CPU中断信号
内部连接。这些引脚必须悬空。
产量
必须连接在V
DD
或V
SS
.
输入
建行串行接口
功能
时钟输入
数据控制输入
数据输入
系统复位输入端（低电平有效）
待机模式（高电平有效）
试验（必须连接在正常操作期间对地）。
输入
I / O
电路类型
31
44
DO
使用建行串行接口数据输出
产量
44
1
63
2
XIN
XOUT
系统时钟的产生晶体振子元件
连接
输入
产量
36
52
MPXIN
基带（复用）信号输入
输入
38
55
藐视
副载波输出（ 76 - kHz滤波器输出）
产量
39
57
CIN
副载波输入（比较器输入）
输入
接下页。
第5876-4 / 16
