LT5527
应用S我FOR ATIO
在4.5毫米。这一系列的传输线/并联电容器
匹配拓扑允许LT5527用于mul-
无需电路板布局tiple频率标准
修改。该系列传输线也可
用一系列芯片电感替换为更紧凑的
布局。
输入回波损耗这三种情况下（在450MHz ， 900MHz的
和3500MHz ）绘制在图4b中。输入回波
没有外部的匹配损耗，重复在图4b为
比较。
RF输入阻抗和S11对频率（无
外部匹配）列于表1和参考
脚3. S11数据可以用微波电路中使用
仿真设计定制匹配网络和软件仿真
迟板级接口连接到所述RF输入滤波器。
表1. RF输入阻抗与频率
频率
（兆赫）
50
300
450
600
900
1200
1500
1850
2150
2450
2650
3000
3500
4000
5000
输入
阻抗
4.8 + j2.6
9.0 + j11.9
11.9 + j15.3
14.3 + j18.2
19.4 + j23.8
26.1 + j29.8
37.3 + j33.9
57.4 + j29.7
71.3 + j10.1
64.6 – j13.9
53.0 – j21.8
35.0 – j21.2
20.7 – j9.0
14.2 + j6.2
10.4 + j31.9
S11
MAG
0.825
0.708
0.644
0.600
0.529
0.467
0.386
0.275
0.193
0.175
0.209
0.297
0.431
0.564
0.745
角
173.9
152.5
144.3
137.2
123.2
107.4
89.3
60.6
20.6
–36.8
–70.3
–111.2
–155.8
164.8
113.3
LO端口回损（分贝）
LO输入端口
混频器的LO输入，在图5中示出，由一个
集成变压器和高速差动限制
放大器。该放大器的设计，精确驱动
混频器的线性度最高的和最低的噪音
图。内部隔直流电容串联的
变压器的初级省去了外部
隔直电容。
10
U
LO输入在内部匹配，从1.2GHz的5GHz的，
虽然最大有用频率限制到
的3.5GHz的内部放大器。输入匹配可
向下移动，低至750MHz的，带有单个分流
电容（C4 ）上的针15的一个例子是绘制在
图6中C4 = 2.7pF产生850MHz至
1.2GHz的比赛。
低于750MHz的LO输入匹配要求的系列
电感（L4） /并联电容器示于（C4）的网络
图5的两个例子绘制在图6中，其中L 4 =
3.9nH / C4 = 5.6pF产生650MHz至830MHz比赛
和L4 = 6.8nH / C4 = 10pF的产生540MHz至640MHz
匹配。该评估板不包括垫L4 ，
这样的电路迹线需要被邻近引脚15切割成插入L4 。
一个低成本的多层片式电感器是足够的L4 。
最佳的LO驱动器是为-3dBm LO频率高于
1.2GHz的，虽然放大器被设计为accom-
LO输入功率变化的modate几个dB的无
显著混频器的性能变化。下面1.2GHz的，
外
匹配
用于低频段
只
LO
IN
L4
15
C4
TO
混频器
LO
V
BIAS
限
V
CC2
5527 F05
W
U U
图5. LO输入示意图
0
–5
–10
–15
–20
–25
–30
0.1
1
LO频率（GHz ）
5
5527 F06
L4 = 6.8nH
C4 = 10pF的
L4 = 0nH
C4 = 2.7pF
NO
外
匹配
L4 = 3.9nH
C4 = 5.6pF
图6. LO输入回波损耗
5527f
