位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1615页 > M2S56D20ATP-75 > M2S56D20ATP-75 PDF资料 > M2S56D20ATP-75 PDF资料3第13页
DDR SDRAM （ Rev.1.2 ）
六月'01
初步
M2S56D20 / 30 / 40ATP
三菱的LSI
256M双数据速率同步DRAM
上电顺序
开始正常运转之前，在序列以下电源是必要的，以防止
从SDRAM损坏或multifunctioning 。
1.应用的VDD之前或同时作为VDDQ
2.之前或同时为VTT & Vref的应用VDDQ
3.保持稳定的条件为200us稳定的电力和CLK后，应用NOP或DSEL
该设备的所有银行4.发出预充电命令
5.发行EMRS
6.发出MRS的模式寄存器和复位DLL
7.第2期以上的自动刷新命令
8.保持稳定的条件， 200周期
这些序列后， DDR SDRAM是空闲状态，可以正常运行。
模式寄存器
突发长度，突发类型和/ CAS延迟可以
通过设置模式寄存器（ MRS）进行编程。模式
寄存器存储这些数据，直到下一个MRS命令，该命令
当两家银行都处于空闲状态，可发出。超过tMRD后
从MRS指令， DDR SDRAM是准备新
命令。
BA1 BA0 A12 A11 A10 A9
0
0
0
0
0
0
A8
DR
A7
0
A6
A5
A4
A3 A2
BT
A1
BL
A0
CLK
/ CLK
/ CS
/ RAS
/ CAS
/ WE
BA0
BA1
LTMODE
A11-A0
V
潜伏期
模式
CL
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
/ CAS延时
R
R
2
R
R
R
2.5
R
NO
是的
BURST
长
BL
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
BT=0
R
2
4
8
R
R
R
R
BT=1
R
2
4
8
R
R
R
R
突发类型
复位DLL
0
1
0
1
顺序
交错
R：保留供以后使用
三菱电机
13
