位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1768页 > M2S56D20ATP75A > M2S56D20ATP75A PDF资料 > M2S56D20ATP75A PDF资料1第25页
DDR SDRAM （ Rev.1.2 ）
六月'01
初步
三菱的LSI
M2S56D20 / 30 / 40ATP
256 MD ouble ATA 吃了S ynchronous DRAM
写
从银行tRCD的激活后，写入命令发出。第一输入数据从设置
与数据选通输入写入命令，以下（BL -1）的数据被写入到RAM中，当
突发长度为BL 。的起始地址是由A11指定，A9 -A0 （×4 ） / A9 -A0的（x8） / A8 -A0 （ ×16） ，
和脉冲串数据的地址序列由突发类型定义。写命令可能
适用于任何活动的银行，因此该行预充电时间（TRP） ，可以隐藏在连续输入
通过交错的多个银行的数据。从最后的数据到PRE命令，写入恢复
时间（ tWRP ）是必需的。当A10是高在一个WRITE命令时，自动预充电（ WRITEA ）是
进行。任何命令（读，写， PRE ， ACT）的同一家银行被禁止，直到内部
预充电完成。接下来的ACT命令可以tDAL后从最后输入的数据被发出
周期。
多行交错WRITE （ BL = 8 ）
/ CLK
CLK
命令
A0-9,11
法案
tRCD的
Xa
D
Ya
Xb
写
法案
tRCD的
D
Yb
写
PRE
PRE
A10
BA0,1
的DQ
DQ
Xa
Xa
00
0
Xb
0
0
0
00
10
10
00
10
Da0
Da1
Da2
Da3
Da4
Da5
Da6
Da7
Db0
Db1
Db2
Db3
Db4
Db5
Db6
Db7
三菱电机
25
