位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2148页 > M2V56D20ATP75A > M2V56D20ATP75A PDF资料 > M2V56D20ATP75A PDF资料2第18页
DDR SDRAM （ Rev.1.2 ）
六月'01
初步
M2S56D20 / 30 / 40ATP
三菱的LSI
256M双数据速率同步DRAM
AC时序要求
（大= 0 70
o
C， VDD = VDDQ = 2.5V + 0.2V ， VSS = VSSQ = 0V ，除非另有说明）
符号
TAC
AC特性参数
从CLK // CLK DQ输出有效数据的延迟时间
-75A
分钟。
-0.75
-0.75
0.45
0.45
CL=2.5
CL=2
7.5
7.5
0.5
0.5
1.75
-0.75
-0.75
0.75
0.75
0.5
tCLmin或
tCHmin
tHP-0.75
0.75
0.35
0.35
0.2
0.2
15
0
0.4
0.25
0.9
0.9
0.4
0.9
0.6
1.1
0.6
1.25
tCLmin或
tCHmin
tHP-0.75
0.75
0.35
0.35
0.2
0.2
15
0
0.4
0.25
0.9
0.9
0.4
0.9
0.6
1.1
0.6
1.25
最大
0.75
0.75
0.55
0.55
15
15
分钟。
-0.75
-0.75
0.45
0.45
7.5
10
0.5
0.5
1.75
-0.75
-0.75
0.75
0.75
0.5
tCLmin或
tCHmin
tHP-1.0
0.75
0.35
0.35
0.2
0.2
15
0
0.4
0.25
1.1
1.1
0.4
0.9
0.6
1.1
0.6
1.25
-75
最大
0.75
0.75
0.55
0.55
15
15
分钟。
-0.8
-0.8
0.45
0.45
8
10
0.6
0.6
2
-0.8
-0.8
0.8
0.8
0.6
-10
最大
0.8
0.8
0.55
0.55
15
15
单位
ns
ns
TCK
TCK
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
TCK
TCK
TCK
TCK
TCK
ns
ns
TCK
TCK
ns
ns
TCK
TCK
19
19
16
15
14
14
笔记
从CLK // CLK tDQSCK DQ输出有效数据的延迟时间
总胆固醇
TCL
TCK
TDS
TDH
CLK高电平宽度
CLK低电平宽度
CLK周期时间
输入设置时间（ DQ ， DM）
输入保持时间（ DQ ， DM）
tDIPW DQ和DM输入脉冲宽度（每个输入）
太赫兹
TLZ
从CLK // CLK数据输出高阻抗的时间
从CLK // CLK数据输出低阻抗时间
从DQS DQ TDQSQ有效数据的延迟时间
THP
tQH
时钟半周期
输出DQS有效窗口
tDQSS写命令第一DQS闭锁过渡
tDQSH DQS输入高电平宽度
tDQSL DQS输入低电平宽度
TDSS
tDSH
超过tMRD
DQS下降沿到CLK建立时间
DQS从CLK的下降沿保持时间
模式寄存器设置命令周期时间
tWPRES写序言建立时间
tWPST写后同步
tWPRE写序言
TIS
TIH
tRPST
tRPRE
输入设置时间（地址和控制）
输入保持时间（地址和控制）
阅读后同步
阅读序言
三菱电机
18
