M48T201Y ， M48T201V
数据保持方式
凭有效V
CC
施加时， M48T201Y / V可以是
如上READ或访问
写周期。如若电源电压衰减，
在M48T201Y / V会自动取消，写
保护自己（和任何外部SRAM）时，
V
CC
V介于
PFD
（最大值）和V
PFD
（最小值） 。
这是通过在内部抑制AC-完成
塞斯的时钟通过E信号寄存器。在这
时间，复位引脚（ RST ）驱动有源和意志
保持有效，直到V
CC
返回到正常的水平。
外部RAM存取被抑制在一个类似MAN-
NER迫使ê
CON
到一个较高的水平。这个电平是
在V的0.2V
BAT
. E
CON
将保持在此
只要级别为V
CC
仍然是一个彻头彻尾的，容
ANCE条件。当V
CC
低于水平
电池（V
BAT
） ，输入功率从接通
在V
CC
引脚到SNAPHAT
电池和
时钟寄存器，从附保持
电池供电。外部RAM也采用
该SNAPHAT电池。 G之外的所有输出
CON
,
E
CON
， RST ， IRQ / FT和V
OUT
，成为高im-
pedance 。在V
OUT
引脚能够提供
到所安装的存储电流100μA以较少
比在此条件下0.3V下降。上电时，
当V
CC
返回到标称值，写保护
化持续200ms的（最大）通过抑制é
CON
.
RST信号也依然活跃在这个
时间（见
图15 ，第27页） 。
注意：
市场上用于─大多数低功耗SRAM
天可与M48T201Y / V用于时间 -
管理人
主管。然而，有
一些准则，应在制造中使用
SRAM的最终选择使用。
对SRAM必须设计一种方法，其中
芯片使能输入禁用所有其它输入到
SRAM 。这使得输入到M48T201Y / V和
SRAM的是“不关心” ，一旦V
CC
瀑布下方
V
PFD
（分钟）。该SRAM还应保证
数据保留下来，以V
CC
= 2.0V 。该芯片恩
能够访问时间必须足以满足
系统与芯片启用（和输出烯需要
能）的输出传播延迟包括在内。
13/33
