三菱<CONTROL / DRIVER IC>
M54972P/FP
BI - CMOS 8位串行输入锁存驱动器
描述
在M54972是由8的半导体集成电路
的CMOS移位寄存器级和锁存器的串行输入和
串行或并行输出。它是基于双CMOS工艺
技术，并有8个双极性驱动的并行输出。
引脚配置（顶视图）
时钟
串行输入
T
→
1
S- IN
→
2
3
4
16
→
O1
15
→
O2
14
→
O3
13
→
O4
12
→
O5
11
→
O6
10
→
O7
9
→
O8
并行输出
逻辑GND L- GND
M54972P/FP
特点
q
串行输入和串行或并行输出
q
串行输出使级联
q
内置锁存器，用于每一级
q
使能输入提供输出控制
q
低电源电流（待机电流I
CC
≤
10A)
q
串行I / O级是典型的CMOS器件兼容
q
驱动程序功能：高耐压（ BV
首席执行官
≥
30V)
能够驱动大电流（I
O（最大值）
=300mA)
低输出饱和电压V
OL
< 0.6V为L
o
=300mA
q
宽工作温度范围T
a
=-20 – +75°C
电源
V
CC
串行输出S- OUT
←
5
锁存输入锁存
→
6
使能输入
EN
→
7
8
司机GND P- GND
大纲16P4 （ P）
16P2N-A(FP)
应用
点阵驱动热敏打印头。串行/并行转换。
驱动继电器和螺线管。
对于并行输出。当从低到时钟脉冲的变化
高时，锁存器的输入（锁存）为高和输出使能输入（EN）是
低处的S- IN的串行输入数据出现在输出端O1和其他
数据已经存在依次通过转移到输出O2
O8.
的并行输出被反相。
当锁存输入为低电平时，锁存器将保持所存储的数据。
当EN输入为高电平时，输出O1 O8通过全部关闭。如
内部逻辑是不稳定的，当电源接通时，将EN
输入应保持高电平（通过设置O8关闭输出O1 ），直到
输入数据集和内部逻辑被初始化。
L- GND为CMOS逻辑电路和P- GND的GND是接地
输出驱动电路通过O1 O8其采用双极
晶体管能够进行大的驱动电流。
并行输出
功能
该M54972由8级的D型触发器连接
8锁存器。
数据被输入到串行输入的S- IN和时钟脉冲输入到
时钟输入端T。当从低时钟变为高时，输入
数据输入到第一移位寄存器和数据已经在移
寄存器被顺序地移动。
串行输出的S- OUT被用于多种M54972连接到
扩展的并行输出端数。 S- OUT连接到S- IN
的下一个阶段。
框图
O1
16
O2
15
O3
14
O4
13
O5
12
O6
11
O7
10
O8
9
电源
V
CC
4
8 P- GND GND驱动
使能输入
EN 7
Q
L
D
L
Q
D
L
Q
D
L
Q
D
L
Q
D
L
Q
D
L
Q
D
L
Q
D
锁存输入锁存器6
串行输入
S- IN 2
D
T
Q
D
T
Q
D
T
Q
D
T
Q
D
T
Q
D
T
Q
D
T
Q
D
T
Q
5 S- OUT输出串行
时钟
T 1
3
L- GND
逻辑GND
