总线信号配时
飞思卡尔半导体公司
图4是该控制时序图。
CLKOUT
2.0 V
0.8 V
A
B
输出
2.0 V
0.8 V
2.0 V
0.8 V
A
B
输出
2.0 V
0.8 V
D
C
输入
2.0 V
0.8 V
2.0 V
0.8 V
D
C
输入
图例：
A
B
C
D
最大输出延迟规范。
最小输出保持时间。
最小输入建立时间规范。
最小输入保持时间规范。
2.0 V
0.8 V
2.0 V
0.8 V
2.0 V
0.8 V
0.8 V
2.0 V
飞思卡尔半导体公司...
图4.控制时序
图5提供了对外部时钟的定时。
CLKOUT
B1
B1
B4
B5
B3
B2
图5.外部时钟时序
24
MPC862 / 857T / 857DSL硬件特定网络阳离子
欲了解更多有关该产品，
转到： www.freescale.com
摩托罗拉
