位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第907页 > MPC5200CBV266 > MPC5200CBV266 PDF资料 > MPC5200CBV266 PDF资料3第23页
飞思卡尔半导体公司
电气和热特性
3.3.5.6
存储器接口时序DDR SDRAM读命令
SDRAM存储器控制器使用内部时钟歪斜读取DDR内存。该
可编程位在复位配置寄存器用来解释未知板的延迟是
清洁发展机制的模块。内部读时钟可以被延迟达3纳秒下在32最差工作条件
95 ps的增量， （ 45 ps递增1.4纳秒下，最好的情况下操作条件）通过编程
清洁发展机制重新配置寄存器节拍延迟位。注：这些位在CDM复位配置
寄存器没有“重置配置” ，但有一个硬编码复位值
和
在操作过程中可写的。
表20 DDR SDRAM内存读时序
符号
t
MEM_CLK
t
有效
描述
MEM_CLK期
控制信号，地址和工商管理硕士
后MEM_CLK的上升沿有效
控制信号，地址和工商管理硕士
持后MEM_CLK的上升沿
民
7.5
—
t
MEM_CLK
*0.5
—
2.34
最大
—
t
MEM_CLK
*0.5+0.4
—
0.4
—
单位SpecID
ns
ns
ns
ns
ns
A5.15
A5.16
A5.17
A5.18
A5.19
飞思卡尔半导体公司...
t
HOLD
数据
格局
建立时间扭曲了CDM复位
配置REG [ 3 ： 7 ] = 0b00010
数据
HOLD
保持时间通过清洁发展机制扭曲复位CON-
图REG [ 3 ： 7 ] = 0b00010
MEM_CLK
MEM_CLK
t
有效
t
HOLD
控制信号的
活跃
NOP
读
NOP
NOP
NOP
NOP
NOP
MDQS （数据选通）
数据
格局
数据
HOLD
MDQ （数据）
t
有效
t
HOLD
MA （地址）
t
有效
ROW
t
HOLD
COLUMN
工商管理硕士（银行选择）
注：控制信号的信号是由RAS ， CAS ， MEM_WE ， MEM_CS ， MEM_CS1和CLK_EN的
图7时序图， DDR SDRAM内存读时序
摩托罗拉
MPC5200硬件规格
23
欲了解更多有关该产品，
转到： www.freescale.com
