引脚说明
引脚位置
68, 69, 70, 71, 73, 74, 75,
76, 78, 79, 80, 82, 83, 84,
85, 159, 160, 161, 162,
164, 165, 166, 167, 169,
170, 171, 173, 174, 175
62, 63
153, 154
30, 56, 117, 146, 148
4, 5, 6, 7, 10, 11, 12, 14,
16, 17, 19, 20, 22, 24, 25,
26, 27, 95, 96, 97, 98, 101,
102, 103, 105, 107, 108,
110, 111, 113, 115, 119
32, 33, 34, 37, 38, 39, 40,
43, 44, 45, 47, 49, 50, 52,
53, 54, 121, 122, 124, 125,
126, 129, 130, 131, 133,
135, 136, 138, 139, 141,
143, 144
9, 15, 21, 28, 35, 42, 48, 58
3, 94
2
93
64, 65
151
155, 156
59, 60
100, 106, 112, 120, 128,
134, 140, 150
87
88
178
179
89
90
181
180
176
8, 23, 51, 61, 77, 99, 114,
142, 152, 168
符号
A0 – A28
TYPE
输入
描述
地址输入 - （ MSB ： 0 LSB ： 28 ）
ADDR0A,
ADDR0B
ADDR1A,
ADDR1B
CLK0 - CLK4
DH0 - DH31
输入
输入
输入
I / O
当异步SRAM采用最显著的地址位。
旁边至少有显著的地址位在异步SRAM使用。
时钟输入 - CLK2是标签RAM ， CLK0 ， 1 ， 3和4是静态存储器。
对于1MB使用所有的时钟。对于512KB以下我们CLK0 - CLK2只。
高速数据总线 - （ MSB ： 0 LSB ： 31 ）
DL0 - DL31
I / O
低数据总线 - （ MSB ： 0 LSB ： 31 ）
DP0 - DP7
PD2 ， PD3
PD0/IDSCLK
PD1/IDSDATA
SRAMADS0,
SRAMADS1
SRAM ALE
SRAMCNTEN0,
SRAMCNTEN1
SRAMOE0,
SRAMOE1
SRAMWE0 -
SRAMWE7
TAGCLR
TAG MATCH
标签有效
TAGWE
塔戈
DIRTYIN
DIRTYOUT
待机
版权所有
VCC3
I / O
产量
输入
I / O
输入
输入
输入
输入
输入
输入
产量
输入
输入
输入
输入
产量
输入
数据奇偶校验总线 - （ MSB ： 0 ， LSB ： 7 ）
存在检测的比特2和3 。
存在检测位0 / EEPROM串行时钟。
存在检测位1 / EEPROM串行数据。
SRAM地址选通 - 对于512KB以下我们仅SRAM ADS0 。
SRAM地址锁存使能 - 使用仅用于异步SRAM 。
SRAM计数使能 - 为512KB或较少使用的SRAM CNT只EN0 。
SRAM输出使能 - 为512KB或较少使用的SRAM只有OE0 。
SRAM写入启用 - （ MSB ： 0 LSB ： 7 ）
标签RAM清晰。
标签内存匹配指示。
标签RAM有效位。
标签RAM写使能。
标签RAM输出使能。
肮脏的输入位。
肮脏的输出位。
待机引脚。降低待机功耗。
保留引脚。
输入
+ 3.3 V电源。
摩托罗拉快速SRAM
MPC2004MPC2005
6–5
