飞利浦半导体
产品speci fi cation
可预置同步4位二进制
加/减计数器
引脚说明
PIN号
3, 2, 6, 7
4
5
8
11
12
13
14
15, 1, 10, 9
16
符号
Q
0
以Q
3
CE
U / D
GND
PL
TC
RC
CP
D
0
到D
3
V
CC
名称和功能
FL IP- FL运算输出
计数使能输入（低电平有效）
UP / DOWN输入
接地（ 0 V ）
并行加载输入（低电平有效）
终端计数输出
脉动时钟输出（低电平有效）
74HC/HCT191
时钟输入端（低到高，边沿触发）
数据输入
正电源电压
Fig.1引脚配置。
图2逻辑符号。
图3 IEC逻辑符号。
1990年12月
4
