飞利浦半导体
产品speci fi cation
1 -的-4双解码器（三态）
74F539
描述
该74F539包含两个独立的解码器。每一个接受两个
地址（ A0 - A1 ）的输入信号，并对其进行解码，以选择一个
4互斥输出。 A极性控制（ P）输入
决定是否输出为低电平有效（P = H）或有源高
（P = L）的。低有效的使能（ E）可用于数据解复用。
数据被路由到选定的输出在非反转或反转形式
在低有效的模式或反相形式的活性高方式。一
在输出使能高信号（ OEN ）输入力的三态
输出为高阻抗状态。
典型的供应
当前
（总）
40mA
引脚配置
Q2b
Q1b
Q0b
Pb
OEB
A0a
1
2
3
4
5
6
7
8
9
20 V
CC
19 Q3B
18 A1B
17 A0B
16的Eb
15的Ea
14 OEA
13 pA的
12 Q0a
11 Q1A
TYPE
74F539
典型
传播延迟
7.5ns
A1a
Q3a
Q2a
GND 10
订购信息
描述
20引脚塑料DIP
20引脚塑料溶胶
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F539N
N74F539D
SF01013
输入和输出负载和扇出表
引脚
A0a - A1a
A0B - A1B
EA ， EB
OEA ， OEB
PA，PB
Q0a–Q3a
Q0b–Q3b
解码器地址输入
解码器B输入地址
使能输入（低电平有效）
输出使能输入（低电平有效）
极性控制输入
解码器A数据输出
解码器A数据输出
描述
74F(U.L.)
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
150/40
150/40
负载值
HIGH / LOW
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
3.0mA/24mA
3.0mA/24mA
注意：
一（ 1.0 ）快速机组负荷的定义是： 20μA的高状态， 0.6毫安在低状态。
逻辑符号
6
7
17
18
逻辑符号（ IEEE / IEC ）
多路分解器
A0a
A1a
A0b
A1b
4
5
17
18
16
13
14
6
0
1
G
0
3
N4
0,4
EN
1,4
2,4
3,4
2
1
19
3
13
15
14
4
16
5
Pa
Ea
OEA
Pb
Eb
OEB
Q0a
Q1a
12
11
9
8
Q2a
Q3a
Q0b Q1B
Q2b
Q3b
7
15
V
CC
= 20 PIN
= GND引脚10
12
11
9
8
3
2
1
19
SF01014
SF01015
1990年02月23日
1
853–1274 98905
