位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第637页 > IC43R32400-5BG > IC43R32400-5BG PDF资料 > IC43R32400-5BG PDF资料1第2页
IC43R32400
1M字× 32位×4银行（ 128兆位）
DDR同步动态RAM
特点
快速时钟速率：二百分之二百五十〇兆赫
*
概观
该IC43R32400 DDR SDRAM是高速CMOS
包含128双数据速率同步DRAM
兆比特。它在内部配置为四1M ×32的DRAM
具有同步接口（所有信号被注册
上的时钟信号， CK）的正边缘。
数据输出出现在CK和CK ＃的两个上升沿。
读取和写入访问到SDRAM是迸发
导向;存取开始在一个选定的位置和
持续的地点在一个设定的号码
编程序列。
访问开始用BankActivate的注册
命令，然后接着读或写
命令。
该IC43R32400提供可编程的读或写
第2，第4 ， 8，一种自动预充电功能的脉冲串的长度可以
被使能，以提供一个自定时行预充电是
在脉冲串序列的末尾开始。
刷新功能，自动或自刷新都
易于使用。
此外， IC43R32400具有可编程的DLL
选项。通过具有可编程的模式寄存器和
扩展模式寄存器中，该系统可以选择
最适合的模式，以最大限度地发挥其性能。
这些器件非常适合需要的应用
高内存带宽，导致设备特别
非常适合于高性能的主存储器和
图形应用程序。
差分时钟CK & CK ＃输入
4双向DQS 。两个数据处理
DQS的边缘（ 1DQS /字节）
DLL对齐DQ和DQS转换
边沿对齐的数据& DQS输出
中心对齐数据& DQS输入
4内部银行， 1M ×32位的每家银行
可编程的模式和扩展模式寄存器
- CAS＃延迟： 3 ，4，5
- 突发长度： 2 ， 4 ， 8
- 突发类型：顺序&交错
整页突发长度为连续型只
全页突发起始地址应该是偶数
除了DQ的& DM的所有输入为正
在系统时钟的边沿
不写打断阅读功能
4个人DM的控制只写屏蔽
自动刷新和自刷新
4096刷新周期/ 32ms的
电源高达250 / 200MHz的：
VDD = 2.5V +/- 5 ％
VDDQ = 2.5V ±5％以内
接口： SSTL_2 I / O兼容
标准的144球FBGA封装
支持绿色包装
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 版权所有2000年，集成电路解决方案公司
2
集成电路解决方案公司
DDR003-0B 2004年11月10日
