1 0引脚说明
（续）
表1-1引脚说明（按字母顺序排列）
符号
3F3RD
PQFP
针
56
TQFP
针
54
I O
O
功能
3F3读
此引脚用来实现3F3磁带驱动器寄存器（ TDR ）外
3F3RD是活动的时候，从3F3十六进制地址读PIO有效（ A10不解码），并
AEN
e
0该引脚配置为当位功能控制寄存器（ FCR ）的1 1 （这
引脚与IDEHI IRTX和DRID1信号共享）
额外的数据传输速率0 1
这些输出是类似的，他们在提供给DRATE0 1
除了DRATE0 1它们反映了当前选定的FDC数据速率（位0和1的
配置控制寄存器（ CCR）或数据速率选择寄存器（ DSR ）
任何写入到最后一个） ADRATE0配置时， ASC位0为1 ADRATE1
配置时位的高级串口配置寄存器（ ASC ） 4 1 （这些
引脚与IRQ5和DENSEL信号共享）
地址
这些微处理器的地址线确定哪些内部寄存器
访问A0 - A10是DMA传输过程中不关心
应答
这个输入是脉冲低通过连接的打印机，表明它具有
从并口此引脚的标称25的kX上拉电阻连接接收数据
它（该引脚与DR1见表7-5共享以获取更多信息）
自动送料XT
当此信号为低电平时，连接的打印机应该自动
在每一行后打印该引脚线馈处于三态状态10纳秒后一个0是
加载到相应的控制寄存器位系统应将该引脚拉大
使用4 7的kX电阻（见DSTRB和表7-5了解更多信息）
地址启用
该输入禁用功能选择通过A10 - A0当它是高
DMA传输过程中的访问不会受到该引脚
地址选通
这个信号用于在EPP模式作为地址选通信号是低电平有效
（见SLIN和表7-5了解更多信息）
基址
这些位确定四个基地地址中的一个，从该指数
和数据寄存器的偏移量（见表2-2 ） 30的kX内部下拉电阻
目前该引脚上使用一个10的kX电阻将该引脚拉至V
CC
波特输出
此多功能引脚提供相关串行通道波特率
当在动力和测试配置中选择测试模式发生器输出信号
注册和DLAB位（ LCR7 ）设置主复位后该引脚提供SOUT
函数（见SOUT和CFG0- 4了解更多信息）
忙
该引脚被设置为高的打印机时，它不能接受另一个字符它有一个
标称25的kX下拉电阻连接到它（请参阅wait和表7-5为进一步
信息）
配置上电
这些CMOS输入选择1 32在默认配置
其中PC87334VLJ PC87334VJG权力向上（见表2-1 ），内部下拉
30的kX电阻是存在于每个引脚上使用一个10的kX电阻来拉这些引脚到V
CC
时钟48
该引脚为CLK48重置带选项在复位引脚的值
锁存到位TUP （ CLK48位） 0 30的kX内部下拉电阻是存在于该
针用10的kX电阻拉复位期间，高
清除发送
当低则表明MODEM或数据集准备好交换
数据CTS信号是MODEM状态输入的状态下CPU可以测试通过
阅读第4位的MODEM状态寄存器（ MSR ）的（ CTS）为相应的串行
通道第4位是CTS信号位0 （ DCTS ）的补体MSR指示
由于CTS输入是否已改变状态的MSR CTS的前阅读了
发射器上的任何影响
记
每当MSR的DCTS位设置是否启用调制解调器状态中断时产生中断
ADRATE0 1
98 48
96 46
O
A10– A0
确认
21–31
85
19– 29
83
I
I
AFD
78
76
I O
AEN
ASTRB
BADDR0 1
20
81
55 58
18
79
53 56
I
O
I
BOUT1 2
73 65
71 63
O
忙
84
82
I
CFG0- 4
65 66
71 73
74
57
63 64
69 71
72
55
I
CLK48
I
2 CTS1
72 64
70 62
I
D7 –D0
10–17
8–15
I O
数据
双向数据线向微处理器D0是最低位和D7是最高位
这些信号都24毫安（汇）缓冲输出
10
