QL4016 QuickRAM数据手册Rev我
[8:0]
[17:0]
WA
WD
WE
WCLK
RE
RCLK
RA
RD
ASYNCRD
[8:0]
[17:0]
[1:0]
模式
图4： QuickRAM模块
表2 ： RAM单元同步写时序
符号
参数
1
t
SWA
t
HWA
t
社署
t
HWD
t
SWE
t
HWE
t
WCRD
WA建立时间WCLK
WA保持时间WCLK
WD建立时间WCLK
WD保持时间WCLK
我们建立时间WCLK
我们认为时间WCLK
WCLK为RD （ WA = RA）
a
1.0
0.0
1.0
0.0
1.0
0.0
5.0
传播延迟（ NS ）
扇出
2
1.0
0.0
1.0
0.0
1.0
0.0
5.3
3
1.0
0.0
1.0
0.0
1.0
0.0
5.6
4
1.0
0.0
1.0
0.0
1.0
0.0
5.9
5
1.0
0.0
1.0
0.0
1.0
0.0
7.1
一。通过在V的变化过程为最坏的情况下传播延迟时间表示
CC
= 3.3 V和
TA = 25
°
C.乘以相应的延迟因子，K ，速度等级，电压和温度
如在工作范围指定的设置。
表3 ： RAM节同步读时序
符号
逻辑单元
t
SRA
t
HRA
t
SRE
t
HRE
t
RCRD
RA建立时间RCLK
RA保持时间RCLK
RE建立时间RCLK
RE保持时间RCLK
RCLK到RD
a
参数
1
1.0
0.0
1.0
0.0
4.0
传播延迟（ NS ）
扇出
2
1.0
0.0
1.0
0.0
4.3
3
1.0
0.0
1.0
0.0
4.6
4
1.0
0.0
1.0
0.0
4.9
5
1.0
0.0
1.0
0.0
6.1
一。通过在V的变化过程为最坏的情况下传播延迟时间表示
CC
= 3.3 V和
TA = 25
×
C.乘以相应的延迟因子，K ，速度等级，电压和温度
如在工作范围指定的设置。
www.quicklogic.com
2002 QuickLogic公司
5
